2024年4月11日发(作者：)
印制电路信息
2020
No.01
IC
封装载板
IC
Substrate
2.5D
封装有机基板制造工艺研究
刘晓阳陈文录
(
江苏无锡
35
信箱
214083
)
摘要
文章以一款实用高性能
CPU
的
2.5D
封装有机基板为研究对象
，
对有机基板制备的工艺流程
、
关键技术难点
进行了详细实验和讨论
，
最终完成了合格样板的制作
，
并形成小批量产晶的生产能力
。
关键词
2.5D
封装
；
有机基板
；
制造工艺
中图分类号
：
TN41
文献标识码
：
A
文章编号
：
1009-0096(2020)01-0004-09
Study
on
manufacturing
process
of
the
2.5D
packaging
organic
substrate
Liu
Xiaoyang
Chen
Wenlu
Abstract
Based
on
the
2.5D
packaging
organic
substrate
of
a
practical
high
performance
CPU,
the
technological
process
and
the
key
technical
difificulties
of
organic
substrates
preparation
have
been
tested
and
discussed
in
this
paper.
Finally
the
production
of
qualified
samples
has
been
completed,
and
a
small-lot
production
capacity
has
been
formed.
Key
words
2.5D
Package;
Organic
Substrate;
Manufacture
Process
1
引言
的可靠性
。
与直接
FCBGA
（
倒装球栅阵列封装
）
的有机基板相比
，
采用
TSV
转接板的
2.5D
封装整
有机基板与
TSV
（
硅通孔
）
转接板的作用是
体技术复杂度提升
，
可靠性和集成度将大大提
将
CPU
芯片的信号管脚节距逐级放大
，
最终将信
升
，
大尺寸芯片的封装能力指标也提高一个数量
号引出与
PCB
及其它器件互连
，
从而形成具备完
级
。
同时
，
布线层向转接板的转移
，
将有机基板
整功能的模块
。
从材料热膨胀系数
、
形变量以及
的布线密度相对降低
，
客观上降低了有机基板的
焊点节距对形变的容差综合考虑
，
结合对热机械
工艺难度
。
但是
，
有机基板作为高端阵列式封装
应力的设计仿真结果
，
芯片凸点节距
180
ptm,
转
的关键部件
，产业界和学术界对其设计
、
材料
、
接板的凸点放大后信号区域节距
270
pm,
内核区
工艺的研究从未停止本文将针对在
2.5
D
封装
域为
360
pm,
有机基板的
BGA
（
球栅阵列
）
节距
中实际应用的有机基板
，
从工艺路线设计
、
材料
1.0
mm,
经过逐级放大后
，
各个层级对材料热膨
选择
、
关键工艺难点控制等方面开展研究与实
胀带来的形变缓冲容忍度大大增强
，
提升了封装
验
，
并形成小批量产品的制造能力
。
-1-
IC
封装载板
IC
Substrate
印制电路信息
2020
No.01
2
有机基板制造工艺选择与设计
0-[7]
有机基板一般根据层间互连的形成方式
完成互连图形的制作，
多次积层重复该流程
，
因
该流程图形采用减成法
，
蚀刻工艺
，
当铜厚
10ym
以上时
，
线宽
/
间距很难达到
50
pm
以下
。
因此
，
该工艺会在布线密度上遇到瓶颈
，
同时电镀填孔
分类
，
包括
：
ALIVH
（
Any
Layer
Interstitial
Via
Hole
）
（
任意层内导通孔
）
、
B
2
it
（
Buried
的凹陷会带来可靠性隐患
。
L«Mr-Vla
(RCC)
Bump
Interconnection
Technology
）
（
埋入凸块
NMBI
*
Llf
焊点互连技术
）
、
NMBI
（
Neo
Manhattan
Bump
Interconnection
）
（
新曼哈顿凸点连接）
、
激光
盲孔等
，
均是以层间互连采用的不同工艺来区分
的
，而
ALIVH
从广义上可以包含后几种技术
。
ALIVH
即任意层间互连导通孔
，
其导通材料可以
是电镀铜
、
导电银浆凸点
、
激光盲孔镀铜
、
铜凸
点等，
典型的
B
》
t
和
NMBI
流程对比
（
如图
1
）
。
Conventional
B
2
it
Cufoil
1"
Conductive
paste
printing
NMBI
Multi-layer
metal
sheet
图
2
激光钻孔工艺与
NMBI+B
2
it
流程示意图
Etching
resist
formation
为实现超高密度互连的
ALIVH
技术
，
本文提
2
皿
Conductive
paste
printing
a
a
a
朿
a
A
q
Burnt?
CwKiuctive
pasta
printing
nnnnnnnnn
CuBump
J
L
T5-15O0
出了半加成法
（
SAP
）
+
铜凸点相结合的工艺路
线
，
工艺流程设计
（
如图
3
）
。
半加成工艺可实现
tfx
a
a
a
a
*
a
a
Resist
stripping
Special
如
ng
4
*
Conductive paste
pnntmg|^
200
-
250«
15ym,
甚至更加精细的线路
，
关键在于工艺路径
设计
，以及工艺过程控制
。
本文提出的铜凸点采
用图形光成像
+
电镀的工艺路线
，
在理论上光成像
可实现直径
30
pm
的凸点图形
，
最小节距可低于
图
1
B%
和
NMBI
工艺的比较示意图
图
1
中
B?it
工艺是多次印刷导电膏并多次固化
，
要求每次印刷的位置精度和导电膏量的精度很高
，
导电膏可以使用铜浆或银浆
，
此工艺的缺点在于多
100
nm,
大大提高布线互连密度
，
与
SAP
结合可
实现很高密度的互连布线
，
关键在于如何保证凸
次印刷均匀性难以控制
，
导电膏的直径无法进一步
缩小
，
印刷导电膏与两面导体的结合对可靠性是很
大挑战
。
NMBI
工艺采用图形的方式，
将多层金属
点负像图形和铜电镀的一致性问题
，
以及一系列
工艺控制问题
。
I.
芯板图形
片进行选择性刻蚀
，
从而形成层间互连所需要的铜
凸点
，再利用压合的方式将凸点与下一层金属结
合
，
此工艺的优点是铜凸点的一致性好
，
进一步提
高了互连密度
，
缺点是凸点与下一层的结合是机械
压力接触式结合带来的可靠性问题
，
应力释放带
4.
剥旗
+刻蚀
3.
铜柱电镀
4ZL
来的变形和尺寸精度等问题
。
将
B'it
和
NMBI
相结
合
，
以
NMBI
的铜柱代替导电膏
，
结合了二者的优
点
，
与激光钻孔工艺形成的
ALIVH
的流程对比如
图
2
所示
。
图
2
给出的两种
ALIVH
工艺的流程中
，
采用
N
MBI+B
2it
工艺的优点在于提高了布线密度
，
6.
重复
2
〜
5
步流程
5.
介质层
+
下一层化铜
互连界面的可靠性问题仍然存在
；
采用激光盲孔
工艺利用涂树脂铜箔
（
RCC
）
与芯层压合
，
再通
过薄铜
、
开窗
、
激光钻孔
、电镀
、
蚀刻等流程
，
图
3
SAP+
铜凸点工艺流程示意
・
2
・
印制电路信息
2020
No.01
IC
封装载板
IC
Substrate
针对图
3
中给出的工艺流程
，
主要关注以下几
括三个方面
：
精细线路工艺、
层间互连工艺
（
微
个方面
：
一是材料选择
，
包括用于基板本身的介质
导通孔工艺
）
以及介质形成工艺
。
材料
、
导体材料以及过程关键物料的性能参数与选
4.1
精细线路工艺流程设计
择原则
；
二是精细线路的
SAP
实现
，
包括
：
线路与
介质材料的结合力
、
精细线路图形转移工艺
、
刻蚀
精细线路实现是决定
SAP
能力最关键的技术
工艺等
；
三是铜凸点的图形以及电镀实现技术
，
包
之一
。本实验设计的精细线路制造流程如下
：
括
：
凸点图形显影
、
电镀以及刻蚀工艺研究
；四是
介质层基底材料粗化〜化学沉铜种子层〜感
介质的形成以及厚度均匀性控制工艺，
包括
：
介质
光层制作
（
干膜压合）
〜曝光一显影〜图形电镀
形成方法
、
介质厚度均匀性控制等
。
-抗蚀层剥离
（
剥膜
）
〜差分刻蚀
，
转入层间互
3
材料选择
连工艺流程
（
铜柱工艺
）
。
4.2
层间互连工艺
（
微导孔工艺
）
设计
有机封装基板是玻纤布
、
有机树脂
、
铜导体
、
陶瓷填充颗粒等组成的复杂非均相材料
。
不同材料
本实验提出有机基板采用实心铜柱
（
凸点
）
热膨胀系数
（
CTE
）
差异很大
，
硅基芯片的
CTE
为
作为层间互连导体
，
层间互连关键在于铜柱如何
0.0005%/°C~0.0007%/°C
（
5
ppm/°C~7
ppm/°C
）
,
而
制作
，
以及与介质层制作的先后顺序
，
一般传统
有机基板基材
x
、
y
方向的
CTE0.0012%/°C~0.003%/°C
激光钻孔工艺均采用先介质层后层间微导孔
，
此
（
12ppm/°C~30
ppm/°C
）
。
由于基板与芯片之间
处采用先完成铜柱的工艺路线
，
设计流程如下
：
热膨胀系数的差别
，
在焊接温度由高温向低温变
精细线路电镀完成
一
感光抗蚀膜压合一选择
化过程中会产生热残余应力
（
在焊点处形成剪应
性曝光〜显影一铜柱电镀一
剥膜〜差分刻蚀
，
转
力
）
，
这种残余应力将会导致焊点界面疲劳断裂
入介质层流程
。
121
«
有研究表明
，芯片
CTE
和基板的
CTE
之差应小于
0.0005%/°C~0.0007%/°C
（
5
ppm/°C
〜
7
ppm/°C
）
,
才
4.3
介质层形成工艺设计
能保证这类产品焊接封装的可靠性叫
采用环氧和无机填料预成型的薄膜作为介
根据有机基板的设计要求
，
本文实验中选择
质，
既可以采用先激光钻孔再填孔互连
，
也可以采
的材料包括
：
芯板材料为某公司的超细玻纤改性
用先完成铜柱再制作介质层
，
设计的流程如下
：
环氧板材
，
积层材料选用某公司的有机绝缘膜
，
差分蚀刻后
f
层间绝缘膜压合〜精密研磨〜
主要成分为环氧树脂和无机颗粒填料
。
化学镀铜
，
转入精细线路流程
，
进入下一个循环
。
4
关键工艺技术与流程设计
4.4
样板制备的工艺试验过程及结果讨论
采用
SAP
研发封装基板要解决的关键工艺包
样板技术指标设计
（
见表
1
）
。
表
1
实验样板技术指标
指标名称
指标
指标说明
基板层数
12
层
5+2+5
结构
，
芯板为双面板
，
双面各
5
次积层
最小线宽
30
pm
指最小设计线宽
最小微导孔直径
80
pm
即微铜柱直径
最小节距
270
屮
n
最外层盘中心到中心的距离
最小盘径
150
pm
包括各
build
up
层和外层
导体厚度
15
pm
公差范围
15
屮
n±3
pm
介质厚度
40
pm
公差范围
40
屮
n±4
pm
特性阻抗
单端
50
Q,
差分
100
0
高速信号
5
Gbps
封装载板
IC
Substrate
印制电路信息
2020
No.01
4.4.1
精细线路制作
电迁移短路
，
后续刻蚀精度降低等问题
，
图
5
解释
工艺试验采用的精细线路最小线宽为
15
pm
了粗糙度对精细线路影响示意图
。
〜
20
pm
。
其关键点在于
：
导体与介质的结合力
、
从线路精度来说
，表面粗糙度越低，
平整度
图形及电镀精度
、
刻蚀精度等
。
本实验采用半加
越好
，
对线路精度越有利
；
从导体与介质结合强
成工艺方法
，在介质上制备铜线路图形
，
主要通
度考虑
，表满粗糙度越高
，
接触面积越大
，
线路
过选择性电镀的方式制备形成精细线路
，
再利用
剥离强度越高
，
结合强度越高
，
对线路可靠性有
精密刻蚀工艺去除种子层
。
首先
，
用化学镀铜作
利
。
因此根据精细线路的结合强度要求
，
采取适
为种子层保证介质表面导电
，
然后进行后续的电
当的处理
，
使表面达到适当的粗糙度
，
既保证线
镀
；
其次
，
利用感光抗蚀材料将不需要形成线路
路精度又保证适当的结合强度
（
如图
4
）
。
的部分保护起来
，
需要电镀的部分露出
；
第三
，
表面粗糙度一般用
Ra
和
Rz
两个指标来表示
，
选择性将线路电镀到一定厚度
；
第四
，
剥除感光
Ra
表示平均粗糙度
，
Ra
越大表示粗糙度越大
。
Ra
抗蚀材料
，
露岀种子层
；
最后
，
利用精密刻蚀工
表明了平均的粗糙度概念
，
但不能完全表示表面
艺
，
进行精细线路蚀刻
。
的状况，
没有界定表面高低起伏的极差范围
，
即
（
1
）
导体与介质的结合强度
。
使
Ra
很小
，
但表面也可能很粗糙
，
因此
，
采用
Rz
导体与介质的结合力是进行精细线路制作首
表示表面的极差状况
，表面粗糙度指标
Ra
和
Rz
越
要解决的问题
，
其关系到后续线路工艺的可实现性
大
，
则表明板面粗糙度越大
，
线路底部与介质的
和可靠性
。
采用化学镀铜作为线路电镀的种子层
，
接触面积越大
，对物理结合而言
，接触面积与结
化学铜层与介质的结合强度决定了后续线路结合强
合强度是正相关的
。
图
4
下方对应的拉力测试数
度
，而化学铜与介质材料的结合主要是物理结合以
据证明这种相关关系
，
测试是采用
IPC-4104
标准
及较弱的范德华力
，
因此
，
决定其结合强度的主要
的测试方法
，
研究经验表明要获得较好的粘结强
因素是化学镀铜前的介质表面粗糙度
。
度
，
粗糙度
Ra
应大于
0.2
|im,
Rz
大于
2
（
im,
一般
介质表面粗糙度与
SAP
精细线路的结合强度
Ra
在
0.3
gm~0.6
pm,
Rz
在
4
gm~6
gm>
会得到较
的关系如图
4
所示
。
从图中可以看出
：
一方面绝
好的结合力
。
缘介质膜表面形貌越粗糙
，后续
SAP
导体铜层制
（
2
）
种子层
一一
化学镀铜
。
作时
，
铜与绝缘介质膜结合力越好
；
另一方面
，
化学镀铜所形成的种子层主要作用是在线路
粗糙的介质膜表面
，
会造成导体铜层渗入介质过
及铜柱电镀时作为导体层，
对于精细线路而言
，
深
，
层间导体小于安全距离
，
导体间隙变小发生
化学铜种子层越薄
，
对于精细线路的线宽精度控
图
4
几种介质膜粗化后表面形貌图
US*16/16um
ABF
Difficult
for
fine
line
formation
图
5
介质膜表面粗糙度对精细线路制作的影响
IC
E
卩制电路信息
2020
No.01
制越有利
，
但同时要考虑线路电镀时的微蚀去氧
IC
封装载板
IC
Substrate
影响精细线路精度和良率的因素有以下几方面
：
化学沉铜前处理将影响感光抗蚀层与铜面的结
化过程损失铜厚
，
确保化学沉铜层的完整性
。
一
般化铜厚度控制在
3
|im~5
pm,
均匀性
±0.5
pm
。
化学铜层与树脂表面的结合力除取决于树脂表面
合
；
曝光时间
、
抽真空时间厂曝光能量等因素决
定线路图形精度；
显影过程与曝光过程是交互影
响图形精度的因素
。
粗糙度外
，化学沉铜的晶粒大小也是重要影响因
素
，
沉积速度不宜过快
，
晶粒细小致密
，
并能渗
当线宽
/
间距达到
20
pm/20
m
或者以下时
，
光
线的反射
、
折射
、
衍射等会使线路边缘缩小或者
透到树脂粗糙的间隙内
，
才能保证一定的抗剥强
度
。
另外
，
化学沉铜前后都要将基板烘干处理
，
化学沉铜前烘烤主要将树脂内的残留水汽全部烘
扩大
，
这种影响会随着曝光时间的加长而越发明
显
，
恰当显影是指前处理压膜参数
、
曝光参数
、
显影参数协同作用的结果
。
铜面粗糙度对线宽精
干
，
防止水汽残留导致后续化铜起泡
、
脱落等问
题；
化学沉铜后烘烤一方面消除化铜层内应力
，
度和干膜结合力的影响作用相反
，粗糙度大线宽
精度难以达到
，
粗糙度小使干膜结合力差造成飞
另一方面化铜层经过烘烤处理晶格重排
，
进一步
增加化学铜与树脂的结合力
。
线
，
与前述介质和化学铜的结合原理相同
，
不再
赘述
。
实验结果显示
：
化学沉铜后釆用
H
2
SO
4
+H
2
O
2
（
3
）
精细线路的图形转移
。
采用
SAP
的精细线路是通过选择性电镀方
式获得
。
如上所述
，在化学铜面选择性电镀线
路
，
需要将不需要电镀的部分保护起来
，
电镀
体系进行微蚀
，
表面粗糙度
Ra
值有较明显增大
，
微蚀将疏松的化学铜界面刻蚀掉
，
但对表面高度
差即
Rz
改变不明显
。
而先采用喷砂或浮石粉刷磨
处理再进行微蚀处理
，
表面粗糙度明显改变
，
Rz
部分露出
。
感光抗蚀剂就是通过掩模选择性曝
光发生光化学反应
，
再通过显影的方式，
得到
精细线路图形的过程
。
完成显影后即可进入线
路电镀流程
，根据线路厚度要求
，
采用适当的
电流和电镀时间，
保证电镀均匀性
。
若仅进行单
改变主要是由于机械处理改变了表面高度差
，
再
经过微蚀增大了
Ra,
可得到明显的粗化面
。
对于
显影后的线路
，
表面粗糙度对线路底部和边缘的
层线路，
电镀后即可将感光抗蚀干膜剥离
，
露出
影响明显
，
因
Rz
值增大到一定程度
，
抗蚀剂贴膜
化学铜面
，
最后通过差分刻蚀
，
将非线路部分的
化学铜层刻蚀掉
。
时无法完全填充间隙
，
导致在显影时溶液将底部
掏空的现象
。
过大的机械处理和较大的微蚀量造
实验中精细线路和铜柱的成像设备采用玻璃
掩模或软菲林掩模的平行光曝光设备
。
选用解析
能力
8
ym
的高解析度干膜
（
感光抗蚀剂
）
，
干膜
成的粗糙度过大不仅无法增大感光抗蚀干膜的结
合强度
，
反而出现底部剥离
，
线路边缘粗糙
，电
镀时发生短路
、
夹膜的风险增大
。
因此，在进行
厚度
18
pm
〜
20
pm,
化学沉铜后微蚀前处理后贴
精细线路制作时
，
应控制好表面粗糙度
Ra
和
Rz
（
见图
6
）
。
膜
，再通过真空压膜增加干膜与铜面的结合力
。
H2SO4+H2O2
体系微蚀量
0.5pm
前处理
喷砂
+
微蚀量
0.6
屮
n
浮石粉刷磨
+
微蚀量
0.8gm
1
显影后线路
SEM
图片
表面粗糙度
Ra
：
0.3
屮
n~0.8jim
：
Ra
：
0.5
屮
n
〜
lgm
：
Ra
：
>l|im
：
Rz
：
2pm
〜
5
gm
Rz
：
4nm~6gm
Rz
：
>6^m
图
6
前处理和线路显影后精细线路表面形貌
IC
封装载板
IC
Substrate
对于
SAP
工艺
，
选用一定厚度的高解析度感
光抗蚀膜
、
平行光设备
、恰当的表面处理、
曝光
印制电路信息
2020
No.01
想的精细线路图形
，
设计线宽
15
gm/15
nm,
线路
厚度约
15
gm
(如图
7)
o
参数以及显影参数共同影响形成精细线路图形的
形成过程
，
而完成抗蚀剂的转移过程只是完成线
4.4.2
微铜柱(凸点)制作
釆用感光抗蚀干膜作为模板提供三维局限空
间用于铜柱的电镀
，
对铜柱的形态及尺寸起了决
路图形的
“填充模具
”
，
填充的过程就是线路电
镀过程
。
完成电镀后
，
要剥离感光抗蚀膜
，
对于
超细节距线路
，电镀均匀性不良会有夹膜问题
，
定性的作用
。
利用负性感光抗蚀干膜通过
UV
曝光
造成后续刻蚀过程短路
。精细线路图形电镀
，
镀
铜厚度及均匀性
14.5
ym±3
pm,
图形电镀工艺
成像的方式
，
形成规则均一的圆形阵列
，
再通过
显影的方式得到柱形空间
，
最后利用电镀方式将
上采用精密整流器控制和特殊阳极结构设计小电
流长时间的电镀方式
，
改善精细线路镀铜的均匀
柱形空间填满形成铜柱
。
铜柱尺寸精度影响因素
主要有以下几个方面
：
干膜厚度及均匀性决定铜
柱高度
、
解析度决定铜柱直径规则性
，曝光
、
显
性
，
防止小间距处电镀不均匀而出现夹膜问题
；
同时电镀挂板采用满挂方式
，
不足的加图形陪
板
，
避免两侧电流密度集中而出现夹膜问题
。
图
形设计上
，
在板边无效图形区增加了相应的辅助
影
、
电镀和刻蚀等参数决定最终铜柱形貌
。
(
1
)
感光抗蚀干膜的选择
。
感光抗蚀干膜的选择与铜柱最终的高度是紧
密相关的
。
初始设计干膜厚度要高于最终铜柱的
图形
，
辅助图形的分布密度按照图形区的密度设
计
，
可以有效改善板边电流密度过大而出现夹膜
高度
，
主要是考虑在后续的刻蚀
、
介质层研磨过
程中会有工艺损耗
，
同时板面线路间隙填充也降
的问题
。
化学沉铜同时伴随析氢过程
，
氢可能被滞留
于化铜层之中
，
通常晶体缺陷包括位错
、
李晶
、
晶粒边界等
；
化学镀铜层的铜百分含量
、
密度
、
低了干膜的实际厚度
。
在完成线路电镀后压合铜
柱图形干膜
，
可以釆用两种压膜方式，
即单层干
膜和多层干膜压合
，
其厚度选择和优劣势比较如
延展率通常均低于电镀铜
，
因此
，
快速蚀刻后化
学铜面与介质层之间易形成侧蚀进一步降低线路
的接触面积
。
侧蚀咬蚀量取决于化铜层厚度
、
化
表
2
所示
。
可以看出采用多层薄干膜
，
厚度有更加
灵活的选择
，
可以采用不同解析度和感光度的干
膜进行压合
，
解决了单层厚干膜解析度不能满足
超细铜柱图形的解析度要求
。
铜与介质结合强度
、
精细线路间距三个因素
，
由
于
IC
封装基板的线宽
/
间距越来越小
，通过降低
化铜层厚度，
并采用专用蚀刻液以降低侧蚀
，
进
(2)
铜柱成型
铜柱图形工艺要解决以下两方面问题
：一是
采用多层薄干膜叠加设计时多次压膜的界面结合
而降低超精细线路制作过程线路剥离概率
。采用
H
2
SO
4
+H
2
O
2
体系和表面活性添加剂的蚀刻药水
，
各喷头压力可调的喷淋蚀刻设备
，
蚀刻量控制在
问题
；
二是曝光成像及厚干膜的显影残留问题
。
对于铜柱图形工艺问题
，
主要解决厚干膜微开孔
3
pm
〜
5
pm,
将化学铜层蚀刻掉
，
形成精细铜线
路
，
完成了精细线路图形的制作
。
各主要流程工
艺参数优化后
，
进行精细线路综合试验
，
得到理
(65
pm
〜
100
pm)
、
底部残胶和干膜类型及厚度
设计问题
。
经多次试验测试
，
多层薄干膜叠加
，
光敏度由底层向上依次增大
，
采用真空压膜的方
;
7
'
U!＜
：
T~
1
1
•
•
•・■
Iw
"Tim
图
7
精细线路截面切片
(
x500)
-6-
印制电路信息
2020
No.01
IC
封装载板
IC
Substrate
表
2
感光抗蚀干膜比较
类型
单层厚干膜
多层薄干膜叠加
干膜厚度
50
pm
、
75
pm
、
100
pm
、
120
pim
65
pm
、
80
屮
n
、
90
99
pm>
105
p.m>
120
pm
曝光能量
208-359
贴膜简便
mJ/cm
、
干籲平整度高
2
110
〜
240
mJ/cm
2
优势
厚度可选范围更广
，
成本较低
劣势
干膜曝光能量高
、
生产效率低
、
贴膜工艺复杂
，
且容易出现干膜皱褶
、
空洞
适合大尺寸直径
（
＞80pm
）
的
微导叠孔制作
，
成本较高
式
，
并且要将设计厚度流出工艺冗余
；
底部残胶
结晶更细密
，
界面接触更好
，
从而有效提高铜柱
问题与干膜厚度
，
曝光能量
、
显影时间有关
，
更
底部结合问题
，
再利用较大电流电镀
，
提高铜柱
主要是与开孔直径以及厚径比有关
，
干膜越厚
、
生长速度
。
采用上述措施和参数，
设计不同直径
孔径越小
，
显影难度越高
，
需要将显影点提前到
的铜柱图形并用相同的电镀参数电镀
，
通过对铜
30%
以内
，
大大增加显影时间
，
同时显影后的清
柱推力测结果来看
，
铜柱结合力整体较好
。
对于
洗采用超声清洗和压缩空气与高压水结合的方
铜柱直径与结合力的关系趋势
，
如图
8
所示
，
推力
式，
保证孔内冲洗彻底
。
与铜柱直径的平方是线性关系
。
当铜柱直径不断
（
3
）
铜柱电镀工艺
。
缩小时
，
结合力将急剧减小
，
而铜柱与基底铜的
实验中采用干膜开微盲孔，
然后通过电镀填
结合力最小的临界值决定了铜柱的最小直径
，也
孔形成铜柱
，
电镀铜柱在线路层的焊盘上以干膜
就是决定了铜柱的最高密度
。
当铜柱直径缩小到
开孔后直接电镀获得微导叠孔
。
铜柱电镀工艺要
50
pn
时
，
推力的估测值为
25
g,
经试验证实
，铜
解决以下问题
：
①铜柱图形盲孔表面浸润和铜面
柱直径
50
pm
左右时发生铜柱机械性剥离
、
缺失等
洁净问题
；
②铜柱底部界面结合力问题
；
③电镀
缺陷概率大大增加
。
后铜柱高度均匀性问题
。
采用等离子体处理干膜
微盲孔内表面
，
其实质是解决干膜微孔内的清洁
并改善改善干膜界面的表面能
，
从而增加溶液的
浸润性
。
在等离子处理前必须进行
80
°C
、
30
min
烘烤，
去除板面及孔内的水汽
，
否则将影响等离
子体处理效果
。
采用等离子体处理
，
可以有效清
除铜柱底部的干膜异物残留
，
同时还能达到润湿
图
8
铜柱结合力随铜柱直径变换关系
干膜的效果
，
提高干膜的表面能
，
有利于后续铜
柱电镀时的药水交换
，
获得完整的铜柱图形
。
等
电镀后
，铜柱都会高出干膜
5
ym~10
pm,
离子体润湿处理后
，
使干膜开窗底部干净
、
无异
高出部分由于不受干膜限制而向各个方向沉积结
物残留
，
然后再进行微蚀处理
，
彻底去除铜柱底
晶
，
形成俗称
“
蘑菇头
”
的铜帽
（
如图
9
）
。
盘的氧化和污染
，
使开窗底部获得洁净的铜面，
有利于铜柱电镀
。
铜柱结合力与基底铜的结合力取决于电镀
前的铜面洁净程度
，
电镀填孔过程参数控制
，
特
别是初始电镀时的参数控制，
更主要的是铜柱直
径
，
决定了铜柱与基底铜的接触面积
。
优化初始
图
9
铜柱研磨前后形貌对比图表
电镀电流参数
，
采用小电流电镀主要目的在于使
为保证下一层线路及堆叠孔的高度一致性,
-7-
IC
封装载板
IC
Substrate
印制电路信息
2020
No.01
需要将
“蘑菇头
”
削平
，
同时保证整个板面的共面
将绝缘薄膜材料贴覆在完成微导叠孔制作的基板
性良好
，
须釆用精密的机械刷磨工艺
。
机械研磨方
上
。
真空压膜机能有效防止压膜过程出现薄膜皱
式根据刷磨材料分为
：
砂带研磨
、
陶瓷刷研磨
、
不
褶及气泡
，
真空压介质层薄膜温度及压力随时间
织布研磨三种方式
。
通过研究陶瓷刷轮
、
不织布刷
变化曲线(如图
10
、
图
11)
O
轮
、
砂带研磨三种机械研磨方式各项特性
，
将三种
120
5
5
P
(
MPa)
研磨方式优化搭配研磨
，
先用砂带粗磨将高出的部
分快速磨平
，
再用不织布刷磨提高表面粗糙度的均
匀性
，最后用陶瓷刷轮精磨起到板面整平和进一步
提高表面粗糙度均匀性的作用
，
为下一步沉铜及图
2.5
—
温度
形制作提供平整均匀的表面
。
—
腳
(4)
铜柱去膜工艺
。
铜柱干膜较厚，
去膜时优选有机胺体系高效
去膜液，
采用非接触式去膜方式
，
并适当降低去
-05
膜速度
。
当常规去膜后仍有夹膜时
，可以采用等
100
t(S)
离子体处理
，
再水平剥膜
，
确保精细线路
、铜柱
图
10
真空压介质层薄膜温度及压力随时间变化曲线
之间无任何夹膜
。
去膜的关键点
：
①带干膜铜柱
研磨的参数和去披峰微蚀量要匹配
，
使铜柱呈现
完美的圆形
；②控制去膜速度及去膜液成分的有
效成分
；
③当去膜不净时
，
采用等离子体处理，
在能够去除夹膜的前提下最大限度减少处理时
间
，
避免等离子体对化铜层下树脂的攻击
。
4.4.3
介质层制作
积层介质层材料一般分两大类
，
感光性树脂
和热固性树脂材料
，
每种材料又有两种产品形态
。
图"薄膜介质不同升温速率固化曲线
一种是液态状
，
一种是薄膜状
。
液态材料形成绝缘
介质层的加工方法多为涂覆方式
，
薄膜状材料形成
真空压薄膜介质层薄膜过程中
，
薄膜材料受
绝缘介质层多为辐压或真空贴压方式
。
实验中釆用
热粘度降低
，
出于流动状态
，
在压力和真空作用
薄膜介质作为封装基板的积层介质材料
。
下完全填充到微导线和铜柱之间的间隙
。
经过真
(1)
介质厚度选择
。
空压膜后的薄膜材料还需要进一步加热固化
，
原
介质膜的最终厚度是根据电性能需求确定
来
B
阶树脂材料转化为
C
阶
，
发生完全交联反应
。
的
，
而工艺过程的厚度设计是与流程损耗密切相关
实验表明，
薄膜加热固化过程
，
温度曲线的控制
的
，
结合工艺试验和理论计算
，
得出如下公式
：
影响到介质层表面树脂沉积
。
升温速率越快
，
固
介质厚度
=
理论介厚
+
树脂填充厚度
+
树脂
化后薄膜表面
Si
。
?填料越少
，
树脂越厚
。
经粗化
咬蚀余量
+
研磨余量
；
处理后对比可以看出
，
升温速率快的试验组
，
其
介质膜工艺研磨余量
=5
|im
〜
15
)
im
；
树脂表面更加粗糙
，
这种相对粗糙的树脂表面有
实验中采用
65
pm
的标称厚度薄膜介质可满足
上述要求
。
利于增加抗剥离强度
。
-
(2)
薄膜介质的压合工艺
。
(3)
介质层平整
。
真空压介质层薄膜工艺是指采用真空压膜机
薄膜压制后
，
要使介质膜层厚度均匀
、表面
-8-
印制电路信息
2020
No.01
IC
封装载板
IC
Substrate
共面性良好
，
需要对表面进行整平
。
采用砂带
+
陶
究对象，
本文对实现有机基板样品制备的流程
、
瓷银
+
不织布刷银相结合的研磨方式
，
通过砂带粗
工艺和技术难点进行了实验和讨论
，
最终完成
磨
+
陶瓷刷大电流粗磨、
小电流精磨
+
不织布抛光
了合格样板的制备
，
并具备小批量产品的生产能
相结合等方式
，
使表面共面性
、
平整性
、
粗糙度
力
。
本文研究的有机基板制造工艺方法是半加成
都适合下一个循环的精细线路和铜柱工艺
。
经过
(SAP)
工艺
，
关键技术包括三个方面：
一是精
试验得出优化的平整参数如下
：
采用
1000#
砂带粗
细线路的实现技术
，
二是可多次积层的层间微导
磨
，
功率
0.2
〜
0.6
kW,
研磨
1
〜
2
遍
，
再用
4X800#
陶
孔互连工艺
，
三是超薄介质层制作工艺
。
瓷刷粗磨，
电流
1.0A,
研磨
1
〜
3
遍
，
然后
2X800#
参考文献
陶瓷
0.5
A
小电流精磨
1
遍
，
最后
2X1000#
不织布
0.5
[1]
周文木
，
徐杰栋
，
吴梅珠等.
IC
封装基板超高精细
A
小电流拋光一遍
。
最终达到控制整板面绝缘层介
线路制造工艺进展
[J].
电子元件与材料
,2014,2.
厚及均匀性目的
，
确保最终介厚与均匀性达到技
[2]
athan,,et
ation
of
High
术指标要求
（
如图
12
）
=
Aspect
Ratio
Tapered
Silicon
Via
for
Through-
Silicon
Interconnection.
Proceedings
of
Electronic
Components
and
Technology
Conference,
2008:
859-865.
[3]
Takuya
Torii,Masahiro
Inoue,Erina
Miyamoto,et
on
high
density
interconnect
with
organic
build
up
substrate[J].
EMPC20
13,12:9-12,
Grenoble
France.
图
12
薄膜研磨后露出平整的铜柱情况
[4]
a,
a
Surface
Laminar
Circuit
and
Flip
（
4
）
样板试制
。
Chip
Attach
Packaging,
”
Proceedings
of
the
42nd
经过各分工序的实验与研究试制
，
完成了有
Electronic
Components,
1992.
[5]
and
,
u
Thermal
Deformation
Analysis
机基板的综合试制
，
样板金相截面如图
13
所示
。
从
of
Various
Electronic
Packaging
Products
by
Moire
图中可以看出
，
样板经过
5
次积层的任意层互连
，
and
Microscope
Moire
Interferometry
v
Journal
层间对准度土
8
介质平均厚度
40
pm±5
ym
范
Electronic
Packaging,
1995(117):185.
⑹
林金堵
，
梁志立,陈培良.现在印制电路先进技术
围内
，
经过电测
，
其互连性能完全符合设计要求
。
[M].
上海
，
中国印制电路行业协会
CPCA,
第三
章
:47.
[7]
蔡积庆
，
龚永林.积层印制电路板
[M].
上海
，
中
国印制电路行业协会
CPCA,
第三章
,35.
[8]
;,,ology
to
evaluate
pre-applied
underfill
materials
with
concurrent
flux
capability
for
ultra-fine
pitch
图
13
逐层对位
、
5
次积层有机封装基板金相图
solder-based
interconnects,
Proceedings
of
the
2013
Electronic
Components
and
Technology
5
小结
Conference,
2013
:683-687.
第一作者简介
针对
2.5
D
封装用有机基板的技术发展现状，
刘晓阳
，
博士
，
高级工程师
，
主要研究方向
以一款实用高性能
CPU
的
2.5
D
封装有机基板为研
为高密度电子互连技术
。
-9-
发布者：admin，转转请注明出处：http://www.yc00.com/news/1712821214a2128597.html
评论列表（0条）