2023年7月17日发(作者：)

计算机期末考试简答题复习与答案计算机期末考试简答题复习1.在定点机中采⽤单符号位，如何判断补码加减运算是否溢出，有⼏种⽅案？答：定点机中采⽤单符号位判断补码加减运算是否溢出有两种⽅案。(1)参加运算的两个操作数(减法时减数需连同符号位在每位取反，末位加1)符号相同，结果的符号⼜与操作数的符号不同，则为溢出。(2)求和时最⾼位进位与次⾼位进位异或结果为1时，则为溢出。2. 试⽐较RAM和ROM答：RAM是随机存取存储器，在程序的执⾏过程中既可读出⼜可写⼈ROM是只读存储器，在程序执⾏过程中只能读出信息，不能写⼈信息。3.试⽐较静态RAM和动态RAM答：静态RAM和动态RAM都属随机存储器，即在程序的执⾏过程中既可读出⼜可写⼈信息。但静态RAM靠触发器原理存储信息只要电源不掉电，信息就不丢失;动态RAM靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息也会丢失，故需再⽣。4.存储器的主要功能是什么?如何衡量存储器的性能？为什么要把存储系统分成若⼲不同的层次？主要有哪些层次?答：存储器的主要功能是存放程序或各类数据。通常⽤存储容量、存取周期以及存储器的带宽(每秒从存储器读出或写⼊⼆进制代码的位数)三项指标来反映存储器的性能。为了扩⼤存储器容量和提⾼访存速度，将存储系统分成若于不同层次，有Cache－主存层次和主存－辅存层次。前者为使存储器与CPU速度匹配，在CPU和主存之间增设Cache⾼速缓冲存储器，其容量⽐主存⼩，速度⽐主存快，⽤来存放CPU最近期要⽤的信息，CPU可直接从Cache中取到信息，从⽽提⾼了访存速度。后者为扩⼤存储器容量，把主存和辅存统⼀成⼀个整体，从整体上看，速度取决于主存，容量取决于辅存，称为虚存。CPU只与主存交换信息，但程序员可⽤指令地址码进⾏编程，其位数与虚存的地址空间对应。5.什么是刷新？刷新有⼏种⽅式？简要说明之答：动态RAM靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需在⼀定时间( 2 ms)，将所存信息读出再重新写⼈(恢复)，这⼀过程称为刷新，刷新是⼀⾏⼀⾏进⾏的，由UPU⾃动完成。刷新通常可分集中刷新和分散刷新两种。集中刷新即在2 ms时间，集中⼀段时间对存储芯⽚的每⾏刷新⼀遍，在这段时间⾥不能对存储器进⾏访问，即所谓死时间。分散刷新是将存储系统周期分为两半，前半段时间⽤来进⾏读/写操作，后半段时间⽤来进⾏刷新操作，显然整个系统的速度降低了，但分散刷新没有存储器的死时间。还可将这两种刷新结合起来，即异步刷新，这种刷新可在2ms时间对存储芯⽚的每⼀⾏刷新⼀遍，两⾏之间的刷新间隔时间为2ms/芯⽚的⾏数。6.存储芯⽚的地址译码有⼏种⽅式？是分析它们各⾃的特点及应⽤场合。答：存储芯⽚的地址译码有两种⽅式，⼀种是线选法，适⽤于地址线较少的芯⽚。其特点是地址信号只须经过⼀个⽅向的译码就可选中某⼀存储单元的所有位。另⼀种是重合法(双重译码)，适⽤于地址线较多的芯⽚。其特点是地址线分成两组，分别经⾏、列两个⽅向译码，只有⾏、列两个⽅向均选中的存储元才能进⾏读/写。7.简述主存的读/写过程答：主存储器的读出过程是:CPU先给出地址信号，然后给出⽚选(通常受CPU访存信号控制)信号和读命令，这样就可将被选中的存储单元的各位信息读⾄存储芯⽚的数据线上。主存储器的写⼈过程是:CPU先给出地址信号，然后给出⽚选(通常受CPU访存信号控制)信号和写命令，并将欲写⼈的信息送⾄存储器的数据线上，这样，信息便可写⼈到被选中的存储单元中。8.提⾼访存速度可采取哪些措施？答：提⾼访存速度可采取三种措施。(1)采⽤⾼速器件，选⽤存取周期短的芯⽚，可提⾼存储器的速度。(2)采⽤Cache , CPU将最近期要⽤的信息先调⼈Cache，⽽Cache的速度⽐主存快得多，这样CPU每次只需从Cache中取出(或存⼈)信息，从⽽缩短了访存时间，提⾼了访存速度。(3)调整主存结构，如采⽤单体多字结构(在⼀个存取周期读出多个存储字，可增加存储器的带宽)，或采⽤多体结构存储器(参考第16题答案)。9. 什么是快速缓冲存储器，它与主存有什么关系？答：快速缓冲存储器是为了提⾼访存速度，在CPU和主存之间增设的⾼速存储器，它对⽤户是透明的。只要将CPU最近期需⽤的信息从主存调⼈缓存，这样CPU 每次只需访问快速缓存就可达到访问主存的⽬的，从⽽提⾼了访存速度。主存的信息调⼈缓存要根据⼀定的算法，由CPU⾃动完成。凡是主存和缓存已建⽴了对应关系的存储单元，它们的容必须保持⼀致，故凡是写⼈缓存的信息也必须写⾄与缓存单元对应的主存单元中.10.什么是“程序访问的局部性”？存储系统中哪⼀级采⽤了程序访问的局部性原理？答：所谓程序访问的局部性即程序执⾏时对存储器的访问是不均匀的，这是由于指令和数据在主存的地址分布不是随机的，⽽是相对地簇聚。存储系统的Cache-主存级和主存-辅存级都⽤到程序访问的局部性原理。对Cache-主存级⽽⾔，把CPU最近期执⾏的程序放在容量较⼩、速度较⾼的Cache中。对主存-辅存级⽽⾔，把程序中访间频度⾼、⽐较活跃的部分放在主存中，这样既提⾼了访存的速度⼜扩⼤了存储器的容量。11. 使⽤4K*8位的RAM芯⽚组成⼀个容量为8K*16位的存储器，画出结构框图，并标明途号线的种类、⽅向和条数。答：⽤4⽚4K×8位的RAM芯⽚可组成容量为8K×16位的存储器，其结构框图如图5.1所⽰。12. 设CPU共有16根地址线，8根数据线，并⽤作为访存控制信号（低电平有效），⽤作为读/写控制信号（⾼电平为读，低电平为写）。现有下列存储芯⽚：1K*4位RAM，4K*8位RAM，2K*8位ROM以及74138亿马奇和各种门电路，如图4.14所⽰。画出CPU与存储芯⽚的连接图，要求：（1）主存地址空间分配：8000H-87FFH微系统程序区；8800H-8BFFH为⽤户程序区。（2）合理选⽤上述存储芯⽚，说明各选⼏⽚。（3）详细画出存储芯⽚的⽚选逻辑。答：根据主存地址空间分配，选出所⽤芯⽚类型及数量。即A15 …A11 …A7 …A3 …A1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2K×8位ROM 1⽚1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 11 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1K×4位RAM2⽚1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 11 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1K×4位RAM2⽚1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1CPU与存储芯⽚的连接图如图5.2所⽰。图5.2第11题答案13. 在32题给出的条件下，画出CPU与存储芯⽚的连接图，要求；（1）主存地址空间分配：A000-A7FFH微系统程序区；A800H-AFFH为⽤户程序区。（2）合理选⽤上述存储芯⽚，说明各选⼏⽚，并写出每⽚存储芯⽚的⼆进制地址围。（3）详细画出存储芯⽚的⽚选逻辑。答：.根据主存地址空间分配，对应A000HA7FFH系统程序区，选⽤⼀⽚2K x 8位RAM芯⽚;对应A80f1H⼀AFFFH⽤户程序区，选⽤4⽚1K x4位RAM芯⽚。每⽚存储芯⽚的地址围如下。CPU与存储芯⽚的连接图如图5.3所⽰。A15 …A11 …A7 …A3 …A1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2K×8位ROM 1⽚1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 11 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1K×4位RAM2⽚1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 11 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1K×4位RAM2⽚1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1图5.3 第12题答案14.⼀个较完善的指令系统应包括哪⼏类指令？答：包括数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输⼊/输出指令、堆栈指令、字符串操作指令、特权指令等。15.在寄存器-寄存器型、寄存器-存储器型和存储器-存储器型三类指令中，哪类指令的执⾏时间最长？哪类指令的执⾏时间最短？为什么？答：寄存器-寄存器型执⾏速度最快。存储器-存储器型执⾏速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中。⽽访问⼀次存储器所需要的时间⼀般⽐访问⼀次寄存器所需要的时间长。16.简述微程序控制器和组合逻辑（硬布线）控制器哪⼀种速度更快？为什么？答：组合逻辑（硬布线）控制器的速度更快。因为微程序控制器使每条机器指令都转化为⼀段微程序，并存储在控制存储器。微操作序列有微指令形成。增加了⼀级控制存储器，所以速度变慢。17.指令和数据均放在主存中，CPU如何从时间和空间两个⽅⾯对它们加以区别？答：从时间上将，取指令事件发⽣在“取指周期”，取数据事件发⽣在“执⾏周期”。从空间上讲，从存读出指令流流向控制器的指令寄存器IR，从存读出数据流流向运算器的通⽤寄存器。18.I/O的编址⽅式有⼏种？各有何特点？答：I/O设备的编址⽅式有两种：统⼀编址和不统⼀编址（单独编址）。所谓统⼀编址即在主存地址空间划出⼀定的围作为I/O地址，这样通过访存指令即可实现对I/O的访问，但是主存容量相应减少。所谓不统⼀编址即I/O和主存的地址是分开的，I/O地址不占主存空间，故这种编址不影响主存容量，但访问I/O时必须有专⽤的I/O指令。19. I/O与主机交换信息有哪⼏种控制⽅式？各有何特点？答：主机与I/O交换信息的控制⽅式有：（1）程序查询⽅式。其特点是主机与I/O串⾏⼯作。CPU启动I/O后，时刻查询I/O是否准备好，若设备准备就绪，CPU便转⼊处理I/O与主机间传送信息的程序；若设备未做好准备，则CPU反复查询，“踏步”等待直到I/O准备就绪为⽌。可见这种⽅式CPU效率很低。（2）程序中断⽅式。其特点是主机与I/O并⾏⼯作。CPU启动I/O后，不必时刻查询I/O是否准备好，⽽是继续执⾏程序。当I/O准备就绪时，向CPU 发中断请求信号，CPU在适当的时候响应I/O的中断请求，暂停现⾏程序为I/O 服务。这种⽅式消除了“踏步”现象，提⾼了CPU的效率。（3）DMA⽅式。其特点是主机与I/O并⾏⼯作，主机与I/O之间有⼀条直接数据通路。CPU启动I/O后，不必查询I/O是否准备好（4）通道⽅式。通道是⼀个具有特有功能的处理器，CPU把部分权利下放给通道，由它实现对外围设备的统⼀管理和外围设备与主存之间的数据交换，⼤⼤提⾼了CPU的效率，但它是以花费更多的硬件为代价的。（5）I/O处理机⽅式。它是通道⽅式的进⼀步发展，CPU将I/O操作及外围设备的管理权全部交给I/O处理机，其实质是多机系统，因⽽效率有更⼤提⾼。20.⼀般⼩型或微型机中，I/O与主机交换信息由⼏种⽅式？各有何特点？哪种⽅式CPU效率最⾼？答：在⼩型或微型机中，I/O与主机交换信息有三种⽅式：程序查询⽅式、程序中断⽅式、和DMA⽅式，其中DMA⽅式CPU效率最⾼。三种⽅式的特点详见上题答案。21.什么是通道？通道的基本功能是什么？答：通道是⼀个具有特殊功能的处理器，它有⾃⼰的指令和程序，专门负责数据输⼊输出的传输控制（CPU把传输控制功能下放给通道）。通道受CPU的I/O指令启动、停⽌或改变其⼯作状态。通道的基本功能是按I/O指令要求启动I/O 设备，执⾏通道指令，组织I/O设备和主存进⾏数据传输，向CPU报告中断等。22.画图⽐较程序查询⽅式、程序中断⽅式和DMA⽅式的CPU⼯作效率。.答：程序查询⽅式、程序中断⽅式和DMA⽅式的CPU⼯作效率如图8.1所⽰。由图可见，DMA⽅式的⼯作效率最⾼，程序中断⽅式其次，程序查询⽅式最低。