2023年7月17日发(作者：)

项目七习题

一、填空题

1．半导体存储器分为 和 两类，二者最大的区别是 。

2．ROM常可分为 、 、 及 。

3．RAM根据存储单元的不同可分为 和 两类。

4．存储器的存储容量是指 ，一个16384个存储单元的ROM，每个字8位，它应有个 字，有 条数据线和 条地址线。

5．一个容量为256×4位的RAM，应有 个基本存储单元，每次访问 个基本存储单元，有 条数据线和 条地址线。

6．存储器容量的扩展有 、 、 三种方式。

7．PLD根据阵列和输出结构的不同，可分为 、 、 和 四种基本类型。

8．PLD的基本结构由 、 、 和 四部分组成。

9．PROM与阵列 ，或阵列 。

10．PLA的与阵列 ，或阵列 。

11．GLA的与阵列 ，或阵列 。

二．选择题

1．只能读出数据，不能更改数据的存储器是（ ）

A．RAM B．ROM C．PROM D．EPPROM

2．1024×4位的RAM芯片,其他地址线的个数为( )

A．4 B．8 C．10 D．210

3．EPPROM是指（ ）

A．随机读写存储器 B．可编程逻辑器件

C．可编程只读存储器 D．可擦除可编程只读存储器

4．将256×1位的ROM扩大为1024×8位ROM，共需（ ）片256×1位的ROM

A．32 B．10 C．16 D．64

5．已知某计算机的内存设置有32根地址线，16位并行输入/输出数据线，则它的最大存储量是（ ）位 A．32×16 B．232×16 C．216×16 D．216×32

6．用ROM实现逻辑设计时，要求ROM的与阵列必须产生（ ），而用PLA实现逻辑设计时，只要产生（ ）

A．n变量的2n个最小项；n个与项

B．n变量的2n个最大项；n个或项

C．n变量个与项；n变量的2n个最小项

D．n个或项；2n个或项

三．分析题

1．将存储器容量为1K×４的RAM扩展成存储容量为1K×8的RAM。

2．将存储容量为1K×8的RAM扩展成4K×8的RAM。

3．用PLA实现下图所示的1位二进制数值比较器.

1位二进制数值比较器

A

COMP

B

YA﹥B

YA﹤B

YA=B

第七章习题答案

一、

1、 ROM， RAM， 存取方式不同

2、 MROM， PROM， E2PROM

3、 SRAM， DRAM

4、 存储单元的总和， 211， 8， 11

5、 1024， 4， 8

6、 字扩展， 位扩展， 字位扩展

7、 PROM， PLA， PAL， GAL

8、 输入电路， 与阵列， 或阵列， 输出电路

9、 固定， 可编程

10、 可编程， 可编程

11、 可编程， 固定

二、

1、B 2、C 3、D 4、A 5、B 6、A

三、1、解： 因为（1K×8）/（1K×4）=2，所以需要2片1K×4的RAM。

又，1K=210，所以需要10根地址线。 扩展连接如下图所示。

2、解：因为（4K×8）/（1K×8）= 4，所以需要4片1K×8的RAM。

又，4K=212，所以组成4K的存储器共需要12根地址线。

而，1K=210，所以10根作字选线，选择存储器芯片内的单元 。

地址A10、A11可利用2线-4线二进制译码器74LS139，以产生片选信号，分别去选通4片存储器芯片，从而实现字扩展。如果要扩展3位地址，则可选用3线-8线二进制译码器74LS138。

扩展连接如下图所示。

I/O7

·

·

I/O0

·

●

● ●

I/O7 I/O6 I/O5 I/O4

I/O3 I/O2 I/O1 I/O0

I/O3 I/O2 I/O1I/O0

1K×4（Ⅱ）

A0 A1···A9 R/W

CS

A0

···

●

A1

·

●

A9

··

●

R/W

CS

I/O3 I/O2 I/O1I/O0

1K×4（Ⅰ）

A0 A1···A9 R/W

CS

···

●

●

● ●

●

···

I/O0···I/O7

1K×8（Ⅰ）

R/W A0···A9

CS

●

···

I/O0···I/O7

1K×8（Ⅱ）

R/W A0···A9

CS

●●···

I/O0···I/O7

1K×8（Ⅲ）

R/W A0···A9

CS

●···

I/O0···I/O7

1K×8（Ⅳ）

R/W A0···A9

CS

R/W

A0

···

●●

···

●···

●●···

A9

··

·X0 Y0

Y1

74LS139

Y2

X1 Y3

A11

3、解：两个1位二进制数A、B进行比较，有3种情况：A﹥B，A﹤B和A=B。其最简逻辑表达式为YA﹥B=AB，YA﹤B=AB，YA=B=A•B +AB

根据上面的式子，可画出由PLA实现的数值比较器的阵列结构图，如下图所示。

A B

×

×

×

×

×

×

×

×

×

×

×

×

YA﹥B YA=B YA﹤B

由PLA实现一位二进制数值比较器