从ADS127L11 看多路 Σ

其实我们对 DAQ 的要求是既要，又要，还要，但是物理的限制是，这个不行，那个不能，其实 DAQ设计 就是这样平衡或者是妥协的艺术。

我敢写是因为有 TI 的一篇文章打底，而且在我的研究中确实发现是这样的用的，其实就是在使用了 FPGA 里面的时钟缓冲器。

其次就是尽量在允许的范围内是多使用 MCU，MPU 这些处理器，尽量不碰 FPGA，其实纯粹是因为 FPGA 不是那么熟悉下妥协的结果。（