2024年5月3日发(作者：)
上海市职业培训研究发展中心 《计算机程序员(FPGA嵌入式应用)》（3级）鉴定要素细目
表
《计算机程序员(FPGA嵌入式应用)》（3级）
理论知识鉴定要素细目表
职业（工种）名称
职业代码
序号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
鉴定点代码
章 节 目 点
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2
2
2
3
3
3
3
3
4
4
4
4
4
4
4
5
5
5
6
6
6
6
7
1
2
3
4
5
1
2
1
2
3
4
1
2
3
4
5
6
1
2
1
2
3
数字电路基础
数字逻辑
数字电路与数字信号的概念
数制的概念
二进制数的算术运算
二值逻辑变量与基本逻辑运算
逻辑函数及其表示方法
布尔逻辑
布尔逻辑代数
布尔逻辑函数的卡诺图化简法
组合逻辑电路
组合逻辑电路的分析
组合逻辑电路的设计
典型组合逻辑电路的分析
组合逻辑电路中的竞争冒险
时序逻辑电路
锁存器和触发器
时序逻辑电路的基本概念
同步时序逻辑电路的分析
同步时序逻辑电路的设计
异步时序逻辑电路的分析
典型时序逻辑电路的分析
数模转换与模数转换
数模转换的原理
模数转换的原理
有限状态机
摩尔状态机
米勒状态机
状态机的编码
IP
名称·内容
计算机程序员(FPGA嵌入式应用)
等级 3级
分数 重要
系数 系数
51
5
1
1
1
1
1
2
1
1
4
1
1
1
1
6
1
1
1
1
1
1
2
1
1
3
1
1
1
10
5
5
5
9
9
9
5
5
5
9
9
9
9
9
5
9
5
9
9
9
5
9
5
5
5
9
9
9
9
5
备注
第1页 共14页
上海市职业培训研究发展中心 《计算机程序员(FPGA嵌入式应用)》（3级）鉴定要素细目
表
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2
2
2
7
7
7
7
7
7
7
7
7
7
8
8
8
8
8
8
8
8
8
8
9
9
9
9
9
9
9
9
9
9
9
9
9
9
9
1
1
1
1
1
1
2
2
2
3
4
5
1
2
2
2
2
2
2
2
2
1
1
1
1
2
2
2
2
3
3
3
4
4
4
1
IP的基本概念和分类
3
1
1
1
2
1
1
1
1
1
9
1
7
1
1
1
1
1
1
1
10
3
1
1
1
3
1
1
1
2
1
1
2
1
1
70
2
1
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
9
9
5
5
5
5
5
5
9
9
5
5
9
5
1
1
1
IP的定义
2
IP的分类
3
IP重用
IP设计方法
1
IP设计目标
2
IP设计流程
IP的验证
IP核的选择
IP市场
EDA
EDA的概念
EDA技术
1
电子系统级设计
2
动态验证
3
静态验证
4
逻辑综合
5
可测性设计
6
布局布线技术
7
物理验证/参数提取
FPGA介绍
FPGA的逻辑资源
1
Slice的结构
2
LUT的作用
3
硬件乘法器的概念
FPGA的IO资源
1
IOB的概念
2
IO的电平信号标准
3
数控阻抗DCI的概念
FPGA的存储资源
1
分布式存储器
2
片内块状存储器
FPGA的时钟资源
1
全局时钟网络
2
时钟管理单元
Verilog HDL
Verilog HDL知识
HDL介绍
第2页 共14页
发布者：admin，转转请注明出处：http://www.yc00.com/web/1714669320a2492025.html
评论列表（0条）