2024年4月7日发(作者:)
C2的指令集
C2xx DSP中共有汇编语言指令88条,分成6类:
①累加器、算术和逻辑指令26条如:ADD、LACC、AND
②辅助寄存器和数据页面指针指令7条如:MAR、LAR等
③TREG、PREG和乘法指令20条如:LT、MTY、PAC等
④分支、调用指令12条如:B、BCND、INTR等
⑤控制指令15条如:SPM、POP、BIT等
⑥存储器和I/O操作指令8条如:BLDD、SPLK、TBLR等
注:有些指令助记符是增强性指令,对应于几条简单指令(机器码),如:ADD可完成ADD,
ADDH,ADDK和ADLK等功能,这样做可使程序更简洁并易读。
累加器,算术与逻辑指令
助记符
ABS
指 令 描 述
ACC的绝对值
加给ACC,带0~15-bit移位,直接或
间接
加给ACC,带0~15-bit移位,长立即
ADD
数
加给ACC,带16-bit移位,直接或间
接
加给ACC,短立即数
ADDC
ADDS
加给ACC,带进位,直接或间接
加给ACC低段,带符号展开抑制,
直接或间接
ADDT 加给ACC,由TREG决定移位,直
接或间接
AND
CMPL
LACC
ACC与数据值,直接或间接
ACC与长立即数,带0~15-bit移位
ACC与长立即数,带16-bit移位
ACC取补
带移位0~15-bit装入ACC,直接或
间接
带移位16-bit装入ACC,直接或间接
装入ACC的低段,直接或间接
LACL
LACT
装入ACC的低段,短立即数
Load Low Accumulator and Clear
High Accumulator(装载累加器低位
并清累加器高位)
装入ACC,由TREG低4位(0~3bit)Load
决定移位(0~15bit),直接或间接
Accumulator With Shift
1 1 Specified by TREG(按TREG规定的
移位后装入累加器)
Complement Accumulator(累加器求
反(补))
Load Accumulator With Shift(数据左
Add to Accumulator With Carry(带进
位位加至累加器)
Add to Accumulator With Sign
Extension Suppressed(抑制符号扩展
加至累加器)
Add to Accumulator With Shift
Specified by TREG(按TREG寄存器
内容移位后加至累加器)
AND With Accumulator(和累加器逻
辑“与”)
1
2
2
1
1
2
1
1
1
1
2
2
1
1
2
1
1
1
1 1
1 1
指令的中英文
Absolute Value of Accumulator(累加
器内容取绝对值)
Add to Accumulator(加入累加器)
1
1
1
1
1
1
2 2
1 1
指令字
1
周期
1
带移位0~15-bit装入ACC,长立即数
移后装入累加器)
NEG
NORM
OR
ROL
ROR
SACH
SACL
SFL
SFR
SUB
ACC取负
ACC内容归一化,间接
ACC或数据值,直接或间接
ACC或长立即数,带0~15-bit移位
ACC或长立即数,带16-bit移位
ACC循环左移
ACC循环右移
存高段ACC,带移位0~7-bit,直接
或间接
存低段段ACC,带移位0~7-bit,直
接或间接
ACC左移
ACC右移
从ACC减,带移位 0~15 - bit,直接
或间接
从ACC减,带移位 0~15- bit,长立
即数
从ACC减,带移位 16- bit,直接或
间接
从ACC减,短立即数
Negate Accumulator(累加器求负)
Normalize Contents of Accumulator
(规格化累加器)
OR With Accumulator(与累加器逻辑
“或” )
Rotate Accumulator Left(累加器逻辑
循环左移)
Rotate Accumulator Right(累加器逻
辑循环右移 )
Store High Accumulator With Shift(移
位并存储累加器高位)
Store Low Accumulator With Shift(移
位并存储累加器低位)
Shift Accumulator Left(累加器算术左
移)
Shift Accumulator Right(累加器算术
右移)
Subtract From Accumulator (从累加器
减)
Subtract From Accumulator With
Borrow (带借位从累加器减)
Conditional Subtract(条件减法)
Subtract From Accumulator With Sign
Extension Suppressed (抑制符号扩展
从累加器减)
1
1
1
2
2
1
1
1
1
1
1
1
2
1
1
1
1
1
1
1
2
2
1
1
1
1
1
1
1
2
1
1
1
1
SUBB
SUBC
SUBS
从ACC带借位减,直接或间接
条件减,直接或间接
从ACC减,抑制符号展开,直接或
间接
1 1
SUBT 从ACC减,由 TREG 决定的移位
( 0~15-bit),直接或间接
Subtract From Accumulator With Shift
Specified by TREG (按TREG指定的
值进行移位后从累加器减)
Exclusive OR With Accumulator (与累
加器逻辑“异或” )
1 1
XOR
ACC异或数据值,直接或间接
ACC异或长立即数,带0~15-bit移位
ACC异或长立即数,带16-bit移位
1
2
2
1
2
2
ZALR ACC低段置0,舎入后装入ACC高
段,直接或间接
Zero Low Accumulator and Load High
Accumulator With Rounding(累加器
低位清零并四舍五入装载累加器高
位)
1 1
发布者:admin,转转请注明出处:http://www.yc00.com/web/1712430253a2058156.html
评论列表(0条)