MA86E L104 的单芯片微处理器 说明书

MA86E L104 的单芯片微处理器 说明书


2024年7月3日发(作者:)

MA86E/L104

Preliminary, v1.30

23.4. IHRCO 特性

MA86E104:

最小

4.5

支持电压

TA = +25℃, AFS = 0

IHRCO 频率

TA = +25℃, AFS = 1

TA = +25℃

-1.0

IHRCO 频率误差

(1)

TA = -40℃ to +85℃

(工厂校对)

-4.0

TA = -40℃ to +85℃

IHRCO 启动时间

TA = +25℃, VDD=5.0V

IHRCO 功耗

(1)

数据基于特性结果, 而不是产品测试结果

MA86L104:

最小

2.7

支持电压

TA = +25℃, AFS = 0

IHRCO 频率

TA = +25℃, AFS = 1

TA = +25℃

-1.0

IHRCO 频率误差

(1)

TA = -40℃ to +85℃

(工厂校对)

-4.0

TA = -40℃ to +85℃

IHRCO 启动时间

TA = +25℃, VDD=5.0V

IHRCO 功耗

(1)

数据基于特性结果, 而不是产品测试结果

参数 测试环境

参数 测试环境

界限

典型 最大

5.5

24

22.118

+1.0

(1)

+4.0

(1)

32

770

单位

V

MHz

MHz

%

%

us

uA

界限

典型 最大

3.6

24

22.118

+1.0

(1)

+4.0

(1)

32

770

单位

V

MHz

MHz

%

%

us

uA

23.5. ILRCO 特性

MA86E104:

参数

支持电压

ILRCO 频率

ILRCO 频率误差

(1)

测试环境

TA = +25℃

TA = +25℃

TA = -40℃ to +85℃

最小

4.2

(1)

-20

(1)

-40

界限

典型

64

最大

5.5

(1)

+20

(1)

+40

单位

V

KHz

%

%

数据基于特性结果, 而不是产品测试结果

MA86L104:

参数

支持电压

ILRCO 频率

ILRCO 频率误差

(1)

测试环境

TA = +25℃

TA = +25℃

TA = -40℃ to +85℃

最小

2.4

(1)

-20

(1)

-40

界限

典型

64

最大

3.6

(1)

+20

(1)

+40

单位

V

KHz

%

%

数据基于特性结果, 而不是产品测试结果

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

100/110

QP-7300-03D

MA86E/L104

Preliminary, v1.30

23.6. Flash 特性

MA86E104:

参数

支持电压

Flash写 (擦除/编程) 电压

Flash 擦除/编程 周期

Flash 数据保留

MA86L104:

参数

支持电压

Flash 写 (擦除/编程) 电压

Flash擦除/编程 周期

Flash数据保留

测试环境

TA = -40℃ to +85℃

TA = -40℃ to +85℃

TA = -40℃ to +85℃

TA = +25℃

最小

4.2

4.5

100

100

界限

典型

最大

5.5

5.5

单位

V

V

测试环境

TA = -40℃ to +85℃

TA = -40℃ to +85℃

TA = -40℃ to +85℃

TA = +25℃

最小

2.4

2.7

100

100

界限

典型

最大

3.6

3.6

单位

V

V

23.7. 串行口时序特性

MA86E104: VDD

= 5.0V±10%, VSS = 0V, T

A

= -40℃ to +85℃, 除非另外说明

MA86L104: VDD

= 3.3V±10%, VSS = 0V, T

A

= -40℃ to +85℃, 除非另外说明

Symbol

t

XLXL

t

QVXH

t

XHQX

t

XHDX

t

XHDV

串行口时钟周期

设置输出数据到时钟上升沿

上升沿后保持输出数据

上升沿后保持输入数据

时钟上升沿到输入数据有效

参数

URM0X6 = 0 URM0X6 = 1

最小

.

12T

10T-20

T-10

0

最大

10T-20

最小

.

2T

T-20

T-10

0

最大

2T-20

单位

T

SYSCLK

ns

ns

ns

ns

图 23–2. 移位寄存器模式时序图

t

XLXL

CLOCK

t

QVXH

t

XHQX

WRITE TO SBUF

OUTPUT DATA

CLEAR RI

INPUT DATA

01234567

t

XHDX

t

XHDV

VALIDVALIDVALIDVALIDVALIDVALIDVALID

SET TI

VALID

SET RI

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

101/110

QP-7300-03D

MA86E/L104

Preliminary, v1.30

24.

指令集

Rn 暂存器R0~R7

direct 8位内部存储器,包括

1. 内部存储器(00~7F)的地址

2. 特殊功能寄存器(80~FF)的地址,如P0,PSW,TMOD,…等

@Ri 由寄存器R0或R1所索引的内部RAM数据

#data 8位常数

#data16

Addr16

Addr11

rel

bit

A

C或CY

AC

Bb

D

F0

I

PC

SP

B

DPTR

@

$

reg

助记符

数据传送

MOV A,Rn

MOV A,direct

MOV A,@Ri

MOV A,#data

MOV Rn,A

16位常数

16位的目的地址,可使跳转指令跳转64K

11位的目的地址,可使跳转指令跳转2K

有正负号的8位地址偏移量,用于相对地址的跳转

1个bit: 指所有可以位寻址的的位元

累加器 Acc

进位标志

辅助进位标志

指定位元B0~B7

半位元组(4bit)

旗号0

中断

程序计数器

堆栈

寄存器B

程序数据地址寄存器

间接寻址符号

程序计数器当前的值

寄存器

描述 长度(字节) 周期(时钟)

寄存器Rn中的内容送到累加器中

直接地址单元中的内容送到累加器中

工作寄存器Ri指向的地址单元中的内容送到累加器中

立即数送到累加器中

累加器中内容送到寄存器Rn中

1

2

1

2

1

1

2

2

2

2

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

102/110

QP-7300-03D

MA86E/L104

MOV Rn,direct

MOV Rn,#data

MOV direct,A

MOV direct,Rn

MOV direct,direct

MOV direct,@Ri

直接寻址单元中的内容送到寄存器Rn中

立即数直接送到寄存器Rn中

累加器送到直接地址单元

寄存器Rn中的内容送到直接地址单元

直接地址单元中的内容送到另一个直接地址单元

工作寄存器Ri指向的地址单元中的内容送到直接地址

单元

2

2

2

2

3

2

Preliminary, v1.30

4

2

3

3

4

4

MOV direct,#data

MOV @Ri,A

MOV @Ri,direct

立即数送到直接地址单元

累加器送到以工作寄存器Ri指向的地址单元中

直接地址单元中内容送到以工作寄存器Ri指向的地址

单元中

3

1

2

3

3

3

MOV @Ri,#data

MOV DPTR,#data16

MOVC A,@A+DPTR

MOVC A,@A+PC

MOVX A,@Ri

MOVX A,@DPTR

MOVX @Ri,A

MOVX @DPTR,A

MOVX A,@Ri

MOVX A,@DPTR

MOVX @Ri,A

MOVX @DPTR,A

PUSH direct

POP direct

XCH A,Rn

XCH A,direct

XCH A,@Ri

XCHD A,@Ri

立即数送到以工作寄存器Ri指向的地址单元中

16位常数的高8位送到DPH,低8位送到DPL

以DPTR为基地址变址寻址单元中的内容送到累加器中

以PC为基地址变址寻址单元中的内容送到累加器中

内置XRM(8位地址)的数据送入累加器中

内置XRM(16位地址)的数据送入累加器中

累加器的数据送入内置XRM(8位地址)中

累加器的数据送入内置XRM(16位地址)中

外部XRM(8位地址)的数据送入累加器中

外部XRM(16位地址)的数据送入累加器中

累加器的数据送入外部XRM(8位地址)中

累加器的数据送入外部XRM(16位地址)中

直接地址单元中的数据压入堆栈中

出栈数据送到直接地址单元中

累加器与寄存器Rn中的内容互换

累加器与直接地址单元中的内容互换

累加器与工作寄存器Ri指向的地址单元中内容互换

累加器与工作寄存器Ri指向的地址单元中内容低半字

节互换

2

3

1

1

1

1

1

1

1

1

1

1

2

2

1

2

1

1

3

3

4

4

不支持

不支持

不支持

不支持

不支持

不支持

不支持

不支持

4

3

3

4

4

4

算术运算S

ADD A,Rn

ADD A,direct

ADD A,@Ri

ADD A,#data

Acc  Acc+Rn

Acc  Acc+direct

Acc  Acc+Ri

Acc  Acc+data

1

2

1

2

2

3

3

2

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

103/110

QP-7300-03D

MA86E/L104

ADDC A,Rn

ADDC A,direct

ADDC A,@Ri

ADDC A,#data

SUBB A,Rn

SUBB A,direct

SUBB A,@Ri

SUBB A,#data

INC A

INC Rn

INC direct

INC @Ri

DEC A

DEC Rn

DEC direct

DEC @Ri

INC DPTR

MUL AB

DIV AB

DA A

Preliminary, v1.30

1

2

1

2

1

2

1

2

1

1

2

1

1

1

2

1

1

1

1

1

2

3

3

2

2

3

3

2

2

3

4

4

2

3

4

4

1

4

5

4

Acc  Acc+Rn+C

Acc  Acc+direct+C

Acc  Acc+Ri+C

Acc  Acc+data+C

Acc  Acc-Rn-C

Acc  Acc-direct-C

Acc  Acc-Ri-C

Acc  Acc-data-C

Acc  Acc +1

Rn  Rn +1

direct  direct +1

Ri  Ri +1

DPTR  DPTR +1

Acc  Acc - 1

Rn  Rn -1

direct  direct -1

Ri  Ri -1

两数相乘,结果高八位存入B,低八位存入A

Acc除以B, 商存入Acc,余数存入B

Acc作十进制调整

累加器和寄存器Rn中的内容相“与”

累加器和直接地址单元中的内容相“与”

累加器和工作寄存器Ri指向的地址单元中的内容相

“与”

逻辑运算

ANL A,Rn

ANL A,direct

ANL A,@Ri

1

2

1

2

3

3

ANL A,#data

ANL direct,A

ANL direct,#data

ORL A,Rn

ORL A,direct

ORL A,@Ri

累加器和立即数相“与”

直接地址单元中的内容和累加器相“与”

直接地址单元中的内容和立即数相“与”

累加器和寄存器Rn中的内容相“或”

累加器和直接地址单元中的内容相“或”

累加器和工作寄存器Ri指向的地址单元中的内容相

“或”

2

2

3

1

2

1

2

4

4

2

3

3

ORL A,#data

ORL direct,A

累加器和立即数相“或”

直接地址单元中的内容和累加器相“或”

2

2

2

4

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

104/110

QP-7300-03D

MA86E/L104

ORL direct,#data

XRL A,Rn

XRL A,direct

XRL A,@Ri

直接地址单元中的内容和立即数相“或”

累加器和寄存器Rn中的内容相“异或”

累加器和直接地址单元中的内容相“异或”

累加器和工作寄存器Ri指向的地址单元中的内容相“异

或”

3

1

2

1

Preliminary, v1.30

4

2

3

3

XRL A,#data

XRL direct,A

XRL direct,#data

CLR A

CPL A

RL A

RLC A

RR A

RRC A

SWAP A

累加器和立即数相“异或”

直接地址单元中的内容和累加器相“异或”

直接地址单元中的内容和立即数相“异或”

累加器内容清“0”

累加器按位取反

累加器循环左移一位

累加器连同进位位CY循环左移一位

累加器循环右移一位

累加器连同进位位CY循环右移一位

累加器高低半字节互换

2

2

3

1

1

1

1

1

1

1

2

4

4

1

2

1

1

1

1

1

位逻辑运算

CLR C

CLR bit

SETB C

SETB bit

CPL C

CPL bit

ANL C,bit

ANL C,/bit

ORL C,bit

ORL C,/bit

MOV C,bit

MOV bit,C

清“0”进位位

清“0”直接地址位

置“1”进位位

置“1”直接地址位

进位位求反

直接地址位求反

进位位和直接地址位相“与”

进位位和直接地址位的反码相“与”

进位位和直接地址位相“或”

进位位和直接地址位的反码相“或”

直接地址位数据送入进位位

进位位数据送入直接地址位

1

2

1

2

1

2

2

2

2

2

2

2

1

4

1

4

1

4

3

3

3

3

3

4

位逻辑跳转

JC rel

JNC rel

JB bit,rel

JNB bit,rel

进位位为“1”则转移

进位位为“0”则转移

直接地址位为“1”则转移

直接地址位为“0”则转移

2

2

3

3

3

3

4

4

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

105/110

QP-7300-03D

MA86E/L104

JBC bit,rel

直接地址位为“1”则转移,且清“0”该位

3

Preliminary, v1.30

5

程序跳转

ACALL addr11

LCALL addr16

RET

RETI

AJMP addr11

LJMP addr16

SJMP rel

JMP @A+DPTR

JZ rel

JNZ rel

CJNE A,direct,rel

绝对短调用子程序,2K字节(页内)空间限制

绝对长调用子程序,64K字节空间限制

子程序返回

中断子程序返回

绝对短转移,2K字节(页内)空间限制

绝对长转移,64K字节空间限制

相对转移

转移到DPTR加ACC所指间接地址

累加器为“0”则转移

累加器不为“0”则转移

累加器中的内容不等于直接地址单元的内容,则转移到

偏移量所指向的地址,否则程序往下执行

2

3

1

1

2

3

2

1

2

2

3

6

6

4

4

3

4

3

3

3

3

5

CJNE A,#data,rel

累加器中的内容不等于立即数,则转移到偏移量所指向

的地址,否则程序往下执行

3 4

CJNE Rn,#data,rel

寄存器Rn中的内容不等于立即数,则转移到偏移量所指

向的地址,否则程序往下执行

3 4

CJNE @Ri,#data,rel

工作寄存器Ri指向的地址单元中的内容不等于立即数,

则转移到偏移量所指向的地址,否则程序往下执行

3 5

DJNZ Rn,rel

寄存器Rn中的内容减1,如不等于0,则转移到偏移量

所指向的地址,否则程序往下执行

2 4

DJNZ direct,rel

直接地址单元中的内容减1,如不等于0,则转移到偏

移量所指向的地址,否则程序往下执行

3 5

NOP

空操作指令

1 1

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

106/110

QP-7300-03D

MA86E/L104

Preliminary, v1.30

25. 封装尺寸

SOP-20

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

107/110

QP-7300-03D

MA86E/L104

SOP-16 (150 mil)

Preliminary, v1.30

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

108/110

QP-7300-03D

MA86E/L104

SOP8

Preliminary, v1.30

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

109/110

QP-7300-03D

MA86E/L104

Preliminary, v1.30

26.

修订历史

版本

1. MA86E/L104

初次版本

V1.22

新增8-pin封装管脚

新增8-pin封装管脚

V1.23

V1.24

新增管脚封装型号

V1.30

新增详细说明

V1.21

描述 日期

2011/05/13

2011/06/07

2011/06/08

2011/06/21

2012/02/07

This document information is the intellectual property of Megawin Technology.

 Megawin Technology Co., Ltd. 1999 All right reserved.

110/110

QP-7300-03D


发布者:admin,转转请注明出处:http://www.yc00.com/news/1719989100a2759581.html

相关推荐

发表回复

评论列表(0条)

  • 暂无评论

联系我们

400-800-8888

在线咨询: QQ交谈

邮件:admin@example.com

工作时间:周一至周五,9:30-18:30,节假日休息

关注微信