2023年7月14日发(作者：)

在vivado⾥⽤rtl描述_Vivado中两种RTL原理图的查看⽅法和区别当你完成了⼀个设计之后，查看原理图，可以了解⼯具如何将你的代码转换成了电路。⽅便你铆⾜了劲死磕⼀个⼩⼩的加法器来优化200ps 的关键路径。当你要查看⼀个开源设计，查看原理图，可以快速掌握项⽬设计的架构图。⽅便你⽤轮⼦或者，恩，造个更好的。那么如何在 Vivado 中查看原理图？答案是通过 Vivado 左侧的 Flow 栏。在 Flow 栏中可以查看综合或者布局布线后的原理图。也可以在完成 RTL 编码后查看 RTL 分析(RTL ANALYSIS)的原理图。在综合后的原理图中电路已经被映射到器件的 LUT 和 FF 中，并且经过了综合器的优化。相⽐原先的代码,可以说"⾯⽬全⾮”了。这种情况下，不适合想要看看⾃⼰的跑马灯有⼏个模块组成的愉悦⼼情。适合那些想要对着加法器，逻辑门拼命优化的朋友，他们总觉得综合器没能很好领会⾃⼰的代码精神，要视察下⼯作 -,- ``。⽽ RTL 分析的原理图⽤逻辑门，选择器以及触发器来表⽰电路，并尽量使⽤代码中的变量名表⽰，可以更清晰地和代码对应。这样⼀来，就知道⾃⼰的代码会变成怎样的电路器件，与门，⾮门，选择器，加法器等等。尽管我保证他们哪个在 FPGA 上都不存在。不过，我们可以将他们映射到 LUT 上实现—— ⼀种 FPGA 上有的是的东西。举个例⼦⼀个计数器的电路就跃然纸上了，其实计数器和 CPU 都是⼀样的(真的)。右键某个元件，在菜单中选择 Go to Source, 可以跳转到你代码中的相应部分。⽐如这个加法器，就跳转到了代码中的那个加号。我向你保证，在你综合之后“⾯⽬全⾮”的代码⾥，跳转到代码可不是那么容易的。Happy Design in Vivado！关于 Vivado 你有什么想了解的？我会的话，就会写成下⼀期⽂章。我不会的话，可以学，可以摸索下。实在不⾏的话，我就只能去翻 UG xxx 了。Vivado User Reference 之类的东东吧。