2024年3月7日发(作者：阡陌软件库)

[19]中华人民共和国国家知识产权局[12]发明专利申请公布说明书[21]申请号2.1[51].G01R 31/3185 (2006.01)H03K 19/173 (2006.01)G06F 9/445 (2006.01)[43]公开日2008年3月12日[22]申请日2007.10.24[21]申请号2.1[71]申请人中兴通讯股份有限公司地址518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部[72]发明人苏宗田

[11]公开号CN 101140315A[74]专利代理机构北京银龙知识产权代理有限公司代理人许静 权利要求书 2 页 说明书 5 页 附图 2 页[54]发明名称一种JTAG下载方式下FPGA逻辑代码的下载方法及下载系统[57]摘要 本发明提供了一种JTAG下载方式下FPGA逻辑代码的下载方法及下载系统，用于对2片以上的相同FPGA下载相同的逻辑代码。其中，所述下载方法包括：将JTAG下载信号中的测试模式选择TMS信号、测试时钟输入TCK信号和测试数据输入TDI信号同时输入至各个FPGA对应的管脚，将逻辑代码并行下载到各个FPGA。按照本发明的下载方法和下载系统，能够减少FPGA逻辑代码下载所需时间，提高FPGA调试效率。

2.1权 利 要 求 书第1/2页 1.一种JTAG下载方式下FPGA逻辑代码的下载方法，用于对2片以上的相同FPGA下载相同的逻辑代码，其特征在于， 将JTAG下载信号中的测试模式选择TMS信号、测试时钟输入TCK信号和测试数据输入TDI信号同时输入至各个FPGA对应的管脚，将逻辑代码并行下载到各个FPGA。 2.如权利要求1所述的下载方法，其特征在于，在逻辑代码下载之前还包括：将各个FPGA的片选信号设置为有效状态。 3.如权利要求1或2所述的下载方法，其特征在于，在逻辑代码下载之前还包括：对所有FPGA的配置完成管脚、编程配置管脚和配置状态管脚均进行上拉处理。 4.如权利要求3所述的下载方法，其特征在于，所述上拉处理是： 将所有FPGA的配置完成管脚直接相连后，再连接到第一上拉电路； 将所有FPGA的编程配置管脚直接相连后，再连接到第二上拉电路； 将所有FPGA的配置状态管脚直接相连后，再连接到第三上拉电路。 5.如权利要求4所述的下载方法，其特征在于还包括： 在逻辑代码的下载过程中，读取其中任意一个FPGA的测试数据输出TDO管脚的信号，判断所有FPGA是否下载成功。 6.如权利要求1所述的下载方法，其特征在于，进一步将所述JTAG下载信号中的TMS信号、TCK信号和TDI信号通过驱动电路后输入至各个FPGA对应的管脚。 7.一种JTAG下载方式下FPGA逻辑代码的下载系统，包括与外部JTAG下载控制模块相连的JTAG接口，2片以上的相同FPGA，其特征在于， JTAG接口的TMS管脚、TCK管脚和TDI管脚分别与各个FPGA的对应管脚连接。 8.如权利要求7所述的下载系统，其特征在于，所述下载系统还包括：第一上拉电路、第二上拉电路和第三上拉电路，其中， 所有FPGA的配置完成管脚直接连接后，再连接到第一上拉电路；2

2.1权 利 要 求 书 第2/2页 所有FPGA的编程配置管脚直接连接后，再连接到第二上拉电路； 所有FPGA的配置状态管脚直接连接后，再连接到第三上拉电路； JTAG接口的TDO管脚与其中任意一个FPGA的TDO管脚连接。 9.如权利要求8所述的下载系统，其特征在于，所述第一、第二或第三上拉电路包括一个与电源连接的上拉电阻。 10.如权利要求8所述的下载系统，其特征在于还包括驱动电路，所述JTAG接口的TMS管脚、TCK管脚和TDI管脚的信号经所述驱动电路后输入至各个FPGA。 11.如权利要求8所述的下载系统，其特征在于，各个FPGA管脚连接到低电平。3的片选信号

2.1说 明 书第1/5页一种JTAG下载方式下FPGA逻辑代码的下载方法及下载系统

技术领域 本发明涉及现场可编程门阵列(FPGA，Field Programmable Gate Array)配置技术，尤其涉及一种联合测试行动组(JTAG，Joint Test Action Group)下载方式下FPGA逻辑代码的下载方法及下载系统。背景技术 FPGA是一种逻辑电路器件，其特点是具有静态可重复编程或在线动态重构特性。这种电路的硬件的功能可以像软件一样通过编程来修改，从而使得电路设计和产品升级变得十分方便，极大的提高了电子系统的灵活性和通用能力。目前，已有众多芯片供应商，如XILINX或者ALTERA提供各种型号的FPGA。由于FPGA现场可编程的灵活性，其在通信系统中得到广泛应用，例如，在一块电路板上设置几个甚至数十个FPGA。现有的FPGA中都集成了JTAG测试接口。FPGA的JTAG测试接口主要包括测试数据输入(TDI)管脚，测试数据输出(TDO)管脚，测试时钟输入(TCK)管脚和测试模式选择(TMS)管脚。 在FPGA的调试过程中，一般通过JTAG下载方式为FPGA下载逻辑代码：将JTAG接口与FPGA的JTAG测试接口通过JTAG下载电缆连接；FPGA逻辑代码在外部的JTAG下载控制模块的控制下，通过JTAG接口输入，再经由JTAG下载电缆下载到FPGA中。当电路板上有多片FPGA的逻辑代码需要下载时，一般采用JTAG菊花链结构，比如在有N片FPGA需要下载时，则将JTAG接口的TDI管脚与第1片FPGA的TDI管脚连接，第1片FPGA的TDO管脚与第2片FPGA的TDI管脚连接，第2片FPGA的TDO管脚与第3片FPGA的TDI管脚连接，......，第N-1片FPGA的TDO管脚与第N片FPGA的TDI管脚连接，最后将第N片FPGA的TDO管脚与JTAG接口的TDO管脚连接，从而将多片FPGA串联成链。图1以2片FPGA为例，说明了这种4

2.1说 明 书 第2/5页菊花链连接结构(图1中未示出外部的JTAG下载控制模块)。另外，在图1中，JTAG接口的TMS管脚和TCK管脚分别与FPGA1和FPGA2连接，提供模式选择信号和时钟信号，其中，JTAG接口的TMS管脚还通过电阻R连接到电源VCC，作上拉处理；同时，为了满足FPGA下载逻辑代码时的逻辑时序关系，需要将FPGA1和FPGA2的配置完成管脚、编程配置管脚和配置状态管脚都通过电阻R连接到电源VCC，作上拉处理。 上述菊花链结构中，逻辑代码依次下载到各个FPGA中。在当前FPGA下载完成后，该FPGA的TDI和TDO管脚之间建立直接通路，从而逻辑代码可以直接通过该FPGA的TDO管脚输入到下一FPGA，进而为下一FPGA下载逻辑代码。可以看出，在菊花链中的N片FPGA型号和每个FPGA需要下载的逻辑代码完全一样时，如果下载1片FPGA的逻辑代码下载时间为M秒，则完成所有FPGA下载需要的时间为(N*M)秒。显然，这种下载方式所需时间较长，尤其在FPGA片数较多和FPGA逻辑代码较大的下载中，该方法将占用过多时间，极大降低了FPGA调试效率。发明内容 本发明所要解决的技术问题是提供一种JTAG下载方式下FPGA逻辑代码的下载方法和下载系统，用于对2片以上的相同FPGA下载相同的逻辑代码，减少下载所需时间，从而提高FPGA调试效率。 为解决上述技术问题，本发明提供方案如下： 一种JTAG下载方式下FPGA逻辑代码的下载方法，用于对2片以上的相同FPGA下载相同的逻辑代码， 将JTAG下载信号中的测试模式选择TMS信号、测试时钟输入TCK信号和测试数据输入TDI信号同时输入至各个FPGA对应的管脚，将逻辑代码并行下载到各个FPGA。 本发明所述的下载方法，其中，在逻辑代码下载之前还包括：将各个FPGA的片选信号设置为有效状态。 本发明所述的下载方法，其中，在逻辑代码下载之前还包括：对所有FPGA的配置完成管脚、编程配置管脚和配置状态管脚均进行上拉处理。5

2.1说 明 书 第3/5页 本发明所述的下载方法，其中，所述上拉处理是： 将所有FPGA的配置完成管脚直接相连后，再连接到第一上拉电路； 将所有FPGA的编程配置管脚直接相连后，再连接到第二上拉电路； 将所有FPGA的配置状态管脚直接相连后，再连接到第三上拉电路。 本发明所述的下载方法，其中还包括： 在逻辑代码的下载过程中，读取其中任意一个FPGA的测试数据输出TDO管脚的信号，判断所有FPGA是否下载成功。 本发明所述的下载方法，其中，进一步将所述JTAG下载信号中的TMS信号、TCK信号和TDI信号通过驱动电路后输入至各个FPGA对应的管脚。 本发明还提供了一种JTAG下载方式下FPGA逻辑代码的下载系统，包括与外部JTAG下载控制模块相连的JTAG接口，2片以上的相同FPGA，其中，JTAG接口的TMS管脚、TCK管脚和TDI管脚分别与各个FPGA的对应管脚连接。 本发明所述的下载系统还包括：第一上拉电路、第二上拉电路和第三上拉电路，其中， 所有FPGA的配置完成管脚直接连接后，再连接到第一上拉电路； 所有FPGA的编程配置管脚直接连接后，再连接到第二上拉电路； 所有FPGA的配置状态管脚直接连接后，再连接到第三上拉电路； JTAG接口的TDO管脚与其中任意一个FPGA的TDO管脚连接。 本发明所述的下载方法，其中，所述第一、第二或第三上拉电路包括一个与电源连接的上拉电阻。 本发明所述的下载方法，其中还包括驱动电路，所述JTAG接口的TMS管脚、TCK管脚和TDI管脚的信号经所述驱动电路后输入至各个FPGA。 本发明所述的下载方法，其中，各个FPGA的片选信号管脚连接到低电平。 从以上所述可以看出，本发明提供的JTAG下载方式下FPGA逻辑代码的下载方法和下载系统，通过将JTAG接口的TDI管脚分别与各个FPGA的TDI管脚连接，实现了逻辑代码的并行下载，从而明显减少多片相同FPGA在下载相同逻辑代码时所需的时间，提高了FPGA的调试效率。6

2.1说 明 书 第4/5页附图说明 图1为现有技术在JTAG下载方式下下载FPGA逻辑代码的示意图； 图2为本发明实施例所述下载系统的结构示意图。 具体实施方式 本发明所要解决的技术问题是提供一种JTAG下载方式下FPGA逻辑代码的下载方法和下载系统，在对多片相同FPGA下载相同的逻辑代码，本发明可以大大减少下载所需时间。本发明适用于为单板上多片(2片以上)相同FPGA芯片下载相同的逻辑代码。这里具体以XILINX或者ALTERA公司的FPGA芯片为例，进行说明。 本发明实施例所述下载方法的基本思想是：将JTAG下载信号中的TMS信号、TCK信号和入TDI信号同时输入至各个FPGA对应的管脚，将逻辑代码并行下载到各个FPGA。 这里，为满足FPGA下载逻辑代码时的逻辑时序关系，需要对所有FPGA的配置完成管脚、编程配置管脚和配置状态管脚均进行上拉处理，以设置各个FPGA的逻辑代码的下载方式为JTAG下载方式。对于ALTERA公司的FPGA芯片，其片选信号管脚(nCE)需要通过接低电平，如接地，设置为有效状态。 具体的，可以将每片FPGA的编程配置管脚(对XILINX FPGA为PROG_B；对ALTERA FPGA为nCONFIG)直接连接后，再作上拉处理；将每片FPGA的配置状态信号管脚(对XILINX公司的FPGA为INIT_B管脚；对ALTERA公司的FPGA为nSTATUS管脚)直接连接后，再作上拉处理；每片FPGA的配置完成信号管脚(对XILINX公司的FPGA为DONE管脚；对ALTERA公司的FPGA为CONF_DONE管脚)直接连接后，再作上拉处理。从而保证外部的JTAG下载控制模块能够通过读取FPGA的配置状态信号和FPGA的配置完成信号能够判断是否所有FPGA逻辑下载成功，例如，只有所有FPGA都下载成功后，连接在一起的配置完成管脚的电平将被拉高；只要有一个FPGA没有下载成功，此时，配置完成管脚的电平将为低电平，因此，可以通过其中任意一个FPGA的TDO管脚读取到相关的电平变化，从而判断所有FPGA的下载是否成功。7

2.1说 明 书 第5/5页 图2以2片FPGA为例，说明了本发明实施例所述下载系统，图2中未示出与JTAG接口相连的外部的JTAG下载控制模块。该下载系统中，JTAG接口的TMS管脚分别连接至FPGA1和FPGA2的TMS管脚，JTAG接口的TCK管脚分别连接至FPGA1和FPGA2的TCK管脚，JTAG接口的TDI管脚分别连接至FPGA1和FPGA2的TDI管脚，JTAG接口的TDO管脚连接至任意一个FPGA(图2中为FPGA2)的TDO管脚。可以看出，按照这种连接方式，FPGA1和FPGA2之间形成并联结构。 同时，所有FPGA的配置完成管脚直接相连后，再通过上拉电阻R连接到电源VCC，作上拉处理；所有FPGA的编程配置管脚直接相连后，再通过上拉电阻R连接到电源VCC，作上拉处理；所有FPGA的配置状态管脚直接相连后，再通过上拉电阻R连接到电源VCC，作上拉处理。这里，也还可以通过其他现有的上拉电路，对上述配置完成管脚、编程配置管脚和配置状态管脚作上拉处理。 按照上述方式连接后，本发明实施例所述的下载方法可通过外部的JTAG下载控制模块，通过JTAG接口将逻辑代码并行下载到各个FPGA。在下载完成后，外部的FPGA逻辑下载软件可以根据FPGA2的TDO管脚的信号，判断所有FPGA是否下载成功。 这里，在需要下载的FPGA数量较多时，如3片以上，为了增强信号的驱动能力，可以在JTAG接口和FPGA之间设置驱动电路，JTAG接口的TMS管脚、TCK管脚和TDI管脚的信号经驱动电路提升信号驱动能力后，再输入至各个FPGA。 综上所述，本发明实施例所述JTAG下载方式下FPGA逻辑代码的下载方法和下载系统，通过并行下载逻辑代码，大大节约了下载所需时间，提高了FPGA调试效率。 本发明所述JTAG下载方式下FPGA逻辑代码的下载方法和下载系统，并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明之领域，对于熟悉本领域的人员而言可容易地实现另外的优点和进行修改，因此在不背离权利要求及等同范围所限定的一般概念的精神和范围的情况下，本发明并不限于特定的细节、代表性的设备和这里示出与描述的图示示例。8

2.1说 明 书 附 图第1/2页

9

2.1说 明 书 附 图 第2/2页

10