2024年5月25日发(作者：)

《电子技术基础数字部分》考研康华光版

2021

考研 真

题库

第一部分考研真题精选

一、

填空题

1 ( 10100011.11 )

2- (

) 10= (

研］

) 8421BCDO

［电子科技大学

2009

年

【答案】

163.75 ； i

查看答案

【解析】二进制转换为十进制时，按公式

D

二

Ekx2

求和即可，再由十进

制数的每位数对应写出

8421BCD

码。

2

数(

39.875 )

10

的二进制数为(

年研］

)，十六进制数为( )。［重庆大学

2014

【答案】

；

27.E

查看答案

【解析】将十进制数转化为二进制数时，整数部分除以

2

取余，小数部分 乘

以

2

取整，得到

(39.875 )io= (100111.111) 2

。

4

位二进制数有

16

个状态, 不

够

4

位的，若为整数位则前补零,若为小数位则后补零，即

(100111.111)

2

=

( 0010 0111.1110 ) 2= ( 27.E ) i6

o

3 ( 10000111 ) 8421BCD = ( )2= (

大学

2014

年研］

)8= ( ) 10= ( ) 16

。［山东

【答案】

1010111 ; 127 ; 87 ; 57

查看答案

【解析】

8421BCD

码就是利用四个位元来储存一个十进制的数码。所以可

先将

8421BCD

码转换成

10

进制再进行二进制，八进制和十六进制的转换。

(1000 0111 ) 8421BCD = (87) 10= ( 1010111)

2

2

进制转

8

进制，三位为一组，整数向前补

0

,因此(

001 010 111)2= ( 127 ) so

同理

，2

进制转

16

进制每

4

位为一组

，(0101 0111 )

2

= ( 57 ) i6

o

4(2B)16= (

2015

年研］

)2= ( )8= ( )10= ( )8421BCD

。［山东大学

【答案】

00101011 ; 53 ; 43 ; 010000U

查看答案

【解析】

4

位二进制数有

16

个状态

，

因此可以将一位

16

进制数转化为

4

位二进制数，得到

(2B)i6= ( 0010 1011)

2

；

八进制由

0~7

八个数码表示，可 以

将一组二进制数从右往左

，3

位二进制数分成一组，得至

I

」(

00 101 011) 2=(53 )

8 ；

将每位二进制数与其权值相乘，然后再相加得到相应的十进制数

，(0010 1011 )

2= (43)

10

; 8421BCD

码是一种二进制的数字编码形式

，

用二进制编码的十进制 代

码。因此可以将每位二进制数转化为

4

位

8421BCD

码，(

43 )“

二(

0100 0011 )

8421BCD

O

5 ( 20.16 )10= (

)

2

(要求误差不大于

2 - 3)

。［北京邮电大学

2016

年研］

【答案】

10100.001

查看答案

【解析】将十进制数转化为二进制数时，整数部分除以

2

取余，小数部分 乘

以

2

取整；又因为题目要求误差不大于

2-3,

故小数点后保留三位即可，得到

(20.16) io= ( 10100.001 ) 2

O

6(35)10= ( )2= ( )8= (

2019

年研］

)16= ( )8421BCD

。［山东大学

【答案】

100011 ; 43 ; 23 ; 00110101

查看答案

【解析】先将十进制数转换为二进制数，然后分别根据每三位二进制数对

应一位八进制数转换为八进制数和每四位二进制数对应一位十六进制数转换为十六

进制数，不够三位或者四位的，若为整数位则前补零，若为小数位则后补零。根据

每一位十进制数对应

4

位

8421

码得至

I

」

8421BCD

码。

7

二进制数(

1011 0001 )

2

转换为十六进制数为(

8

。［中国海洋大学

2019

年研］

【答案】

B1; 261

查看答案

林，转换为八进制数为( )

【解析】根据每三位二进制数对应一位八进制数转换为八进制数

；

每四位 二

进制数对应一位十六进制数转换为十六进制数，不够三位或者四位的，若为整数 位则

前补零，若为小数位则后补零。

8

用最小项表示函数

F(A,B,C) =Im(0,1,2,6)

,则它的最大项表达式是

F

二( )(注：不要写简略形式)。［北京邮电大学

2015

年研］

【答案】

［qm(3,4,5,7)=(A + B' + C') (A' + B + C) (A' + B +

C) (A' + B' + C')

查看答案

【解析】根据最小项之和与最大项之积两种形式的关系，可得到最大项表

达式。

9

逻辑函数式

Y

2

=ABCD + ABCD + ABCD

化简成最简与或式为（

海

洋大学

2019

年研］

【答案】

Y

2

- ABCD + ABC + ABD + ACD + BCD

fff

）

。［中国

【解析】根据德摩根定律将逻辑函数式进行化简可得最终结果。

io

以

“r

和〃

o〃

分别代表高低电平，试给出下图各电路的输出（图

i-1-i

中均

为

TTL

门电路）。［山东大学

2016

年研］

匕二（ ）；丫

2=

（ ） ； 丫

3=

（ ）；丫产（ ）。

V

JH

吩0—丫

2

A

^=£>-K

S 10kC

图

1-1-1

【答案】

0;0;1; A

查看答案

【解析】

TTL

电路输入端经电阻接低电平时，

R < 0.91k

。是输入端可视作

逻

辑

0 , R > 2.5kQ

可视作逻辑

1

,若输入端悬空则可视作逻辑

L

所以根据以上分析

可得：

Yi：

该门为或非门。

Yi= （1 + 0）'=0

丫

2

:该门为非门。丫

2=（1

） ' =

0

丫

3：

该门为与非门。

Y

3

= （A0）* = l

Y”

该门为同或门。丫

4

二

（AOI） =A

11

以

"1"

和

"0"

分别代表高、低电平，试给出下图各电路的输出

（

图

1-1-2

中

均为

TTL

门电路）。［山东大学

2015

年研］

图

1-1-2

各

TTL

门电路

【答案】

1; A，； A;0

查看答案

【解析】

TTL

电路输入端经电阻接低电平时，

R < 0.91k

。输入端可视作逻

辑

0 , R > 2.5k

。可视作逻辑

1

,若输入端接

3.5V

电压时可视为逻辑

L

根据以上

分析 可得 输出信号匕的为与非门

,Yi

=（

A 0

）' =

1

输出信号丫

2

的为与非门丫

2

=（

A1

）' 二

A'

;输出信号丫

3

的为与门

,Y

3

= （Al） = A;

输出信号

Y4

的为或非

门，丫

4

二

（A + l）= 0

o

，

12

以

"1"

和

"0"

分别代表高低电平

，

试给出下图各电路的输出

（

图

1-1-3

中均

为

TTL

门电路）。［山东大学

2014

年研］

Yl= (

) ；丫

2

二( )；

Y3= (

) ；

Y4=(

)。

图

1-1-3

【答案】

A，；0; A，； A

查看答案

【解析】

TTL

电路输入端经电阻接低电平时,

R < 0.91k

。是输入端可视作

逻

辑

0 , R > 2.5k

。可视作逻辑

1

,若输入端悬空则可视作逻辑

L

所以根据以上分析

可得：

Yi：

该门为或非门。

Yi= (A + 0)' = A'

Y

2

：

该门同样为竭

E

门。丫

2=(A + 1)'=0

丫

3：

该门为与非门。

Y

3

= (A-D^A,

丫

4：

该门为同或门。

Y

4

= ( AOI) =A

13CMOS

或^门输入端的处理方法是( )。［山东大学

2014

年研］

【答案】通过限流电阻接地查看答案

【解析】

CMOS

竭

E

门的输入不允许悬空，因为悬空相当于高电平,输出 端

的输出电平将一直保持为。，并可能产生由干扰引起的输出错误。所以处理方法 为通

过限流电阻接地这样输入端为低电平不会影响竭

E

门的逻辑功能。

14

负逻辑或门是正逻辑（

）

门。［山东大学

2014

年研］

【答案】与查看答案

【解析】正逻辑：高电平表示逻辑

1

，低电平表示逻辑

0

。负逻辑：用高电

平表示逻辑

0

，低电平表示逻辑

L

所以负逻辑或门的真值表为： 表

1-1-1

负逻辑或

门真值表

A

0

0

1

1

B

0

1

0

1

Y

0

0

0

1

由上述真值表可看出负逻辑或门是正逻辑与门。

15

要实现线与功能，应使用

（

【答案】

OC

查看答案

）

门。［山东大学

2015

年研］

【解析】

OC

门即为集电极开路门

，

可将多个集电极输出端并联在一起接上

拉电阻至高电平，从而实现

OC

门的线与功能。

【答案】高电平输入电流很小，

0.04mA

左右，低电平输入电流在

-1mA

左右；分为饱和区，放大区，截止区。查看答案

17

三态输出的

CMOS

门电路三态包括高电平、低电平、（

分时复用多个器件可以用（

研］

）。在一条总线上

）达到隔离和选通的目的。［重庆大学

2014

年

【答案】高阻态；高阻态查看答案

【解析】下图

1-1-4

为三态与非门电路图，通过分析电路逻辑状态可得到

高电平、低电平和高阻态三个状态；通常在娄

总线上接有多个器件，为了防止总

线上各设备之间的冲突，那些接在总线上的设备需要将输出信号设置为高阻态，相

当于总线断开，避免与总线上的其他设备发生冲突。

图

1-1-4

三态与非门电路图

18

门电路的电压传输曲线反映（

2014

年研］

）的关系，噪声容限指（ ）。［重庆大学

【答案】输出电压和输入电压；在保证输出高、低电平基本不变的条件下，

所允许的最大噪声幅度查看答案

【解析】门电路电压传输曲线反映了输出端电压和输入端电压之间的关系；

噪声容限是指在保证输出高、低电平基本不变的条件下，允许输入信号的高、低电 平

有一个波动范围,这个范围称为输入端的噪声容限。

19

扇出系数是指（ ）。四输入

TTL

与非门输入端均为低电平时，总输入电流为

）倍。［重庆大学

2014

年研］ 单个输入端的低电平输入电流的（

【答案】能驱动同类门电路的数目；

4

查看答案

【解析】扇出系数是指能驱动同类门电路的数目；而四输入

TTL

门电路输

入端总电流为每个输入端电流之和。

20CMOS

电路的静态功能耗比

TTL

电路的静态功耗（

研］

【答案】小查看答案

）

。［中山大学

2010

年

【解析】

CMOS

门电路在静态下无论输出高电平还是低电平，总有一个管 子

是截止的，电流极小，所以静态功耗很小。

21

在数字门电路中，（

学

2016

年研］

）

门可以用来传输连续变化的模拟信号。［北京邮电大

【答案】传输查看答案

【解析】

CMOS

传输门的一个重要用途是作模拟开关。

22CMOS

与

TTL

逻辑门的性能特点不同，(

逻辑门的功耗很低。［山东大学

2017

年研］

【答案】

TTL; CMOS

查看答案

)逻辑门的带载能力较强；( )

【解析】

TTL

门电路的优点是带负载能力强，而功耗较大；

CMOS

门电路

突出的优点之一是功耗低。

23

在

TTL

型逻辑集成门电路中

，

输出高电平电压值应大于(

压值应小于( )。［山东大学

2017

年研］

)，

输出低电平电

【答案】

2.4V ; 0.4V

查看答案

【解析】根据噪声容限的定义与计算方法，典型

TTL

门电路中

74

系列的典

型参数为

V

OH

(min) = 2.4V ； V

OL

(max) = 0.4V

o

24 (

研］

)门电路是目前各种数字集成电路中工作速度最快的。［山东大学

2019

年

【答案】

ECL

查看答案

【解析】

ECL

门电路工作速度快的原因主要有：

①ECL

门电路消除了由于

饱和导通而产生的电荷存储效应；②由于电路中电阻阻值取得很小，逻辑摆幅(高、

低电平之差)又低，从而有效地缩短了电路各节点电位的上升时间和下降时间。