2024年3月15日发(作者：)
Encounter使用入门教程
本教程介绍一下自动布局布线工具Encounter的使用知识，开始以一个简单的十进制
计数器版图的自动实现为例子，之后介绍包含block模块的复杂的版图自动实现。
在Designer Compiler使用入门教程中，笔者设计了一个十进制计数器，并经过
Design Compiler对其进行综合后获得了门级综合网表文件以及约束文件
，根据这两个文件，我们就可以使用SOC Encounter实现十进制计数器的物
理版图设计了。首先，我们要准备使用Encounter进行版图自动设计时所需要的数据：
时序库文件：,,,
物理库文件：tsmc18_6lm_,tpz973g_5lm_,tsmc18_6lm_antenna_
门级网表文件：pad_
时序约束文件：pad_
IO位置放置文件：pad_ //在设计导入Encounter中指定PAD的放置位
置文件，不是必须文件
还有其它一些文件在后面用到时进行介绍。
一、网表中添加PAD、编写IO Assignment File
这里，pad_是加入PAD后综合得到的门级网表。工程项目中设计制作完
成后的芯片要进行封装，PAD就是芯片在封装时连接封装引线的地方。一般信号输入/输
出PAD即I/O PAD要在综合前添加进入网表中，电源电压PAD可以在综合时添加也可以
在综合后添加。接下来就先介绍一下如何在网表中加入PAD，其实给网表加入PAD就是
一般的module例化，和Verilog中一般的module模块例化是一样的。
这里介绍在综合时给设计中加入I/O PAD。十进制计数器的Verilog源程序如下：
module Cnt10(reset_n,clk,in_ena,cnt,carry_ena);
input clk;
input reset_n;
input in_ena;
output [3:0] cnt;
output carry_ena;
reg [3:0] cnt;
reg carry_ena;
always @(posedge clk or negedge reset_n)
发布者：admin，转转请注明出处：http://www.yc00.com/web/1710512125a1769663.html
评论列表（0条）