2023年6月24日发(作者：)

广东海洋大学数字电子技术基础试题

《数字电子技术基础》复习题

一、判断题

（√）1、OC门的输出端接在一起可实现线与。

（×）2、单稳态触发器的输出脉冲宽度大于输入脉冲宽度。

（×）3、编码器的输出端比输入端多。

（√）4、电平触发的触发器存在 “空翻”现象。

（√）5、通常用T（或改接后）触发器构成同步二进制计数器。

（×）6、n变量的全部最小项之和为0。

（×）7、AAAA3。

ABC。 （√）8、ABC（√）9、非方波信号经施密特触发器后变为方波信号。

（×）10、8421BCD码 = 余3码－1100 。

（√）11、TTL反相器输入端悬空时，输入端相当于接高电平。

（√）12、一个模十的计数器也是一个十分频器。

（×）13、OD门和三态门均可实现“线与”功能。

（×）14、计数器和数值比较器同属于时序逻辑电路。

（√）15、数码寄存器必须是同步的时序逻辑电路。

（×）16、时序电路和组合电路都具有记忆性。

（√）17、一个模为2n的计数器也是一个2n进制的分频器。

（×）18、最基本的数字逻辑关系是与非和或非。

（√）19、移位寄存器必须是同步的时序逻辑电路。

（√）20、由N个触发器组成的寄存器只能寄存N个数码。

（×）21、TTL反相器输入端悬空时，输出端为高电平。

（√）22、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。

（×）23、单稳态触发器的输出脉宽是指暂稳态的持续时间，它由外加触发脉冲决定。

（√）24、格雷码具有任何相邻码只有一位码元不同的特性。

（√）25、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。

（√）26、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一

次转换操作需要10us。

（×）27、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。

（√）28、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。

（×）29、数值比较器、寄存器都是组合逻辑电路。

（×）30、单稳态触发器的分辨时间Td，由外加触发脉冲决定。

二、填空题

1、将二进制数化为等值的十进制和十六进制：(1100101)2=(101)10 =(65)16 2、写出下列二进制数的原码和补码：(-1011)2=(11011)原=(10101)补

3、输出低电平有效的3线 – 8线译码器的输入为110时，其8个输出端Y7~Y0的电平依次为

10111111。

4、写出JK触发器的特性方程：Q*= JQ′+K′Q ；

5、TTL集电极开路门必须外接_上拉电阻_才能正常工作。

6、（35）10=（100011）2。

7、（0101）余3码=（2）10。

8、写出右图所示电路的输出状态。

9、mi和mj（i≠j）为两个最小项，则mi×mj=（0 )。 高阻态

10、A1=（A）。，

11、n位二进制译码器有（2n）个输出端。

12、（-24）10=（11101000）补码（用八位二进制码表示）。

13、A(BC)BC=（ABC）。

14、如果采用二进制代码为200份文件顺序编码，最少需要用（8）位。

15、和二进制数（1010.01）2等值的十进制数是（10.25）。

16、二进制数（+0000110）2的原码为（00000110）、反码为（00000110）、补码为（00000110）。

17、逻辑函数式A⊕0的值为（A）。

18、逻辑函数式YABCACBC的最小项之和的形式是（A′B′C+A′BC′+AB′C′+AB′C+ABC′）。

19、逻辑代数中的三种基本运算是（与）、（或）、（非）。

20、二进制数（+0110000）2的原码为（01100000）、反码为（01100000）、补码为（01100000）。

21、二进制数（1010.001）2等值的十进制数是（10.125）。

22、（71.5）10 =（1000111.1）2 =（47.8）16=（01110001.0101）8421BCD码 。

23、十进制数-13反码为10010；补码为10011。

24、D触发器的特性方程为Q*= D。

25、最基本的逻辑门电路是 与门、非门、或门。

26、A/D转换过程要经过 采样、保持、量化 和 编码 四个步骤完成。

27、三个D触发器构成计数器，最多有效状态为 8；若要成十进制计数器，则需要 4个触发器，它的无效状态有 6个。

28、（47.5）10 =（101111.1000）2 =（2F.8）16 =（01000111.0101）8421BCD码 。

29、十进制数-14的反码为10001；补码为10010。

30、数字电路中，存在回差电压的电路是 施密特触发电路 。

31、n个变量的最小项共有 2n个，所有最小项之和为 1。

32、有一编码器其输入端是8个，则其输出端为 3。

33、一个8位数的D/A它的分辨率是 1∕(28-1)。

34写出下列触发器特性方程： SR触发器Q*= S +R′Q ，SR=0（约束条件）。

35、（12.7）10=（1100.1011）2（小数点后面取4位有效数字）=（C.B）16

36、TS门输出的三种状态为 高电平、低电平、高阻态。

37、对于JK触发器，若JK，则构成（D）触发器，若JK=1，则构成（T’）触发器。

38、（1011.101）2=（11.625）10=（B.A）16。 39、已知函数FAB，则F的与非-与非表达式为（（AB’）’（A’B）’）’，与或非表达式为（（A’+B）（A+B’））’。

40、（46）10=（101110）2=（2E）16=（01000110）8421BCD码

41、用CMOS门电路驱动TTL门电路必须考虑 电流是否匹配 问题。

42、一个双输入端的TTL与非门和一个双输入端的CMOS与非门，它们的输入端均是一端接高电平，另一端通过一个10k44、A+1 = 1。

45、已知施密特触发器的电压传输特性曲线如图（2）所示：

的电阻接地，则TTL与非门输出为 低电平，CMOS与非门输出为 高电平。

43、（+35）10的反码为00100011；（-35）10的补码为11011101。（用8位二进制表示）

图（2）

则该施密特触发器的UT+=6V、UT-=2V、ΔUT=4V；是反相（同相还是反相）施密特触发器。

46、一个8位D/A转换器的最小输出电压增量为0.02V，当输入代码为10000111时，输出电压为 2.7V。

47、（84）10=（1010100）2=（54）16=（10000100）8421BCD码

48、A⊕1 =

A；A⊕0 = A。

49、逻辑函数式Y = A′

BC′ + AC′ + B′C的最小项之和的形式为A′B′C+A′BC′+AB′C′+AB′C+ABC′ 。

50、组合逻辑电路的特点是 任何时刻的输出只由当时的输入决定，与电路的其它状态无关。

51、写出函数F=A+(BC´+((CD) ´) ´的反函数F´=A´C´+(AD) ´。

52、对共阳接法的发光二极管数码显示器，应采用_低_电平驱动的七段显示译码器。

53、一个时序电路，在时钟作用下，状态变化是

000-010-011-001-101-110-010-011-001-101-110-010-011….，作为计数器，为_5_进制计数器,还有_2_个偏离状态。

54、A/D转换过程是通过取样、保持、量化、编码四个步骤完成的。

三、选择题

1、余3码10001000对应的8421码为（A）。

A．01010101 B.10000101 C.10111011 D.11101011

2、使逻辑函数F(A'B')(BC')(A'C)为0的逻辑变量组合为(D)

A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110

3、标准或-与式是由（C）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与

4、由或非门构成的基本R、S触发器，则其输入端R、S应满足的约束条件为（B）。

A. R+S=0 B. RS=0 C. R+S=１ =１

5、一个8选一数据选择器的地址输入端有（C）个。

A.1 B.2 C.3 D.8 6、要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D）。

A．JK=00 B. JK=01 C. JK=10 D. JK=11

7、用8个触发器可以记忆（D）种不同状态．

A．8 B．16 C．128 D．256

8、多谐振荡器可以产生下列哪种波形(B)

A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波

9、输出在每个时钟周期翻转一次的触发器是（A）。

A. T′ 触发器 B. T触发器 C. D触发器 D. JK触发器

10、对于CMOS的与非门，若其一个输入端不用时，最好应该如何处理？（C）

A. 接地 B. 悬空 C. 通过电阻接电源

A.逻辑0 B.逻辑1 C.不确定

D. 以上都可

11、当TTL与非门的输入端悬空时相当于输入为(B)

D.0.5V

12、在下列电路中,只有(C)属于组合逻辑电路.

A. 触发器 B. 计数器 C.数据选择器 D.寄存器.

13、 数码管的每个显示线段是由(B)构成的.

A.灯丝 B.发光二极管 C.发光三极管 D.熔丝.

14、逻辑函数F=A⊕B和G=A⊙B满足关系（A）。

A. F=G´ B. F=G´+1 C. F´=G´ D. F=G

15、逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F和G相“与”的结果是（A）。

A．m2+m3 B． 1 C． A´+B D． A+B

16、某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移4位，完成该操作需要（B）时间。

A.10μs B.40μs C.100μs D.400ms

17、将D触发器改造成T触发器，图1所示电路中的虚线框内应是（D）。

A. 或非门 B. 与非门 C. 异或门 D. 同或门

18、只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为( C )。

A.与 B.与非 C.或 D.或非

19、与函数ABA´。

CB´C相等的表达式为（C）A．ABA´CB´C

C B．ABB´C C．ABC D．A´20、TTL与非门多余端的处理,不能将它们(D)。

A.与有用输入端连在一起 B.悬空

C.接正电源 D.接地

21、为实现将JK触发器转换为D触发器，应使（A）。

A. J=D，K=D´ B. K=D，J=D´ C. J=K=D D. J=K=D´

22、同步时序电路和异步时序电路的差异在于后者(B)

A.没有触发器

C.没有稳定状态

B.没有统一的时钟脉冲控制

D.输出只与内部状态有关

23、四位移位寄存器的现态为0111，经右移一位后其次态为（A）。

A.0011或者1011 B.1111或者1110

C.1011或者1110 D.0011或者1111

24、为把50HZ正弦波变换成周期性矩形波,应选用(A)。

A. 施密特触发器 B.单稳态触发器 C. 多谐振荡器 D.译码器

25、若逻辑功能是“有0出0，全1出1”，则为（A）逻辑。

A、与。 B、或非。 C、异或。 D、同或。

26、（25）10=（B）8421。

A、0010 1000 B、0010 0101 C、0101 1000 D、11001

27、CMOS与门（与非门）多余端的最佳处理方法是（B）。

A、接地。 B、接电源。 C、悬空。 D、接到使用端。

28、若需寄存4位二进制数，则需（C）个触发器。

A、一。 B、二。 C、四。 D、八。

29、由3个非门接成的环形振荡电路的周期是（C）（每个门电路的延迟时间都是tpd）。

A、1.5tpd。 B、3tpd。 C、6tpd。 D、9tpd。

30、（D）是8421码的伪码。

A、0111． B、0001。 C、1001。 D、1010。

31、下列电路中，（D）属于时序逻辑电路。

A、数据选择器。 B、译码器。 C、全加器。 D、寄存器。

32、若JK触发器的JK=（A）时，其输出状态将保持不变。

A、00 B、01 C、10 D、11

33、TTL与门的输入端悬空时相当于输入为（A）。

A、逻辑1 B、逻辑0 C、0.1V的电平 D、不确定

34、（c）又叫做多路（转换）开关。

（a）译码器,（b）编码器,（c）数据选择器,（d）寄存器

35、下面哪种转换器属于D/A转换器（d）。

（a）并联比较型 ,（b）逐次渐进型, （c）双积分型 ,（d）倒T型

36、若两个逻辑式相等，则它们的对偶式（d）。

（a）不一定相等,（b）都等于1,（c）都等于0,（d）一定相等

37、n位逐次渐近型A/D转换器完成一次转换需要（c）个CLK周期。

（a）n,（b）n+1,（c）n+2,（d）n+3

38、三态门电路的输出可以为高电平、低电平及（c）。

（a）0,（b）1,（c）高阻态,（d）不定态

39、随着计数脉冲的不断输入而作递减计数的计数器是（b）。

（a）加法计数器,（b）减法计数器,（c）可逆计数器,（d）寄存器

40、已知某二变量输入逻辑门的输入 A、B及输出Y的波形如下，试判断其为何种逻辑门的功能。（C） （A）与非门；

（B）或非门；

（C）与门；

（D）异或门。

41、十六路数据选择器应有(B)选择控制端。

（A）2； （B）4； （C）6 ； （D）8。

42、如右图真值表，B、C为输入变量，则输入与输出变量是（A）。

B

0

0

1

1

（A）异或门；（B）同或门；（C）或非门。

43、如右图电路所示，其逻辑功能是（C）。

（A）计数器；

（B）右移移位寄存器；

（C）左移移位寄存器。

a)。 44、有一计数器，其状态转换图如下所示，则该计数器（A）Q0Q01DC1Q1Q11DC1Q2Q21DC1SLCPQ0Q01JC11KQ1Q1C

0

1

0

1

F

0

1

1

0

（A）能自启动；

（B）不能自启动；

（C）不好判断。

45、有门电路如右图所示，则其输出Z的逻辑表达式为（C）。

（A）Z=（AB）＇；

（B）Z=（A+B）＇；

（C）Z=0。

46、下列所示触发器中属上降沿触发的是（B）。

1 1 1/0/00 0 0/11 0 00 0 1/00 1 1/01 0 1/0010/0/01 1 0

（A） （B） （C）

47、在逻辑代数式F=A⊕B中，若B=0，则F=（B）。

（A）F=A ；

（B）F=A＇；

（C）F=0。

48、下列所示触发器中属下降沿触发的是（B）。

（A） （B） （C）

49、如右图所示电路其输出F=（C）。

（A） （AB）＇+（CD）＇；

（B） （A+B）（C+D）；

（C） （AB+CD）＇。

50、在A/D转换过程中，应包含的步骤是（A）。

（A）采样、保持、量化、编码；

（B）保持、量化、编码、译码；

（C）采样、保持、量化、译码。

51、n个变量可以构成（C）个最小项

A、n B、2n C、2n D、2n＋１

52、标准与或式是由（D）构成的逻辑表达式

A、最大项之和 B、最小项之积

C、最大项之积 D、最小项之和

53、逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F和G相“与”的结果是（A）。

A、m2+m3 B、1 C、AB D、A+B

54、下列电路中属于组合逻辑电路的是（C）

A、触发器 B、计数器 C、数据选择器 D、寄存器

A、RS=0 B、R+S=1 C、RS=1 D、R+S=0

56、5个触发器构成的计数器最大的计数值为（C）

A、5 B、10 C、32 D、25

57、已知FABBDCDEAD，下列结果正确的是（AC）

A、FABD B、F(AB)D

C、F(AD)(BD) D、F(AD)(BD)

55、RS触发器的约束条件是（A）

UCCRLABCD&F&58、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端为以下哪几种情况？（ABD）

A、J=K=0 B、J=Q,K=Q C、J=Q,K=Q D、J=Q,K=0

59、下列属于模数转换步骤的是（ACD）

A、采样 B、滤波 C、保持 D、量化

60、D/A转换的主要技术指标有（ABD）

A、分辨率 B、转换精度 C、转换误差 D、转换速度

61、多谐振荡器可产生的波形是（B）

A、正弦波 B、矩形脉冲 C、三角波 D、锯齿波

62、下列说法中不正确的是(BCD)

A、已知逻辑函数A+B=AB，则A=B

B、已知逻辑函数A+B=A+C，则B=C

C、已知逻辑函数AB=AC，则B=C

D、已知逻辑函数A+B=A，则B=1

63、以下代码中为无权码的是（BC）

A、8421BCD码 B、余三码 C、格雷码 D、5421码

64、组合逻辑电路输入端信号同时向相反方向变化时，其输出端（2）。

（1）一定输出尖峰脉冲 （2） 有可能输出尖峰脉冲

（3）尖峰脉冲不可以控制 （4） 都不是

65、某ADC电路的全量程为10V，为了获得分辨率为10mV，则该电路的输入数字量至少为（4）位。

（1）7 （2）8 （3）9 （4）10

66、组合逻辑电路与时序逻辑电路的主要区别是（1）。

（1） 任意时刻的输出信号与前一时刻的电路状态是否有关 （2）是否包含门电路

（3）输入与输出信号的个数 （4）包含门电路的数量

67、若输入CP脉冲的频率为10kHz，通过某计数器后输出信号的频率为1kHz；则该计数器的模为（3）。

（1）4 （2）8 （3）10 （4）12

68、逻辑函数F(A,B,C) = B + A’C的最小项之和标准表达式为（1）。

（1） F = ∑(1,2,3,6,7) （2） F = ∑(1,2,4,6,7)

（3） F = ∑(1,2,5,6,7) （4） F = ∑(1,2,4,5,7)

69、时钟为1MHz的移位寄存器，串行输入数据经8us后到达并行输出端，则该寄存器的位数为（3）。

（1）4 （2）6 （3）8 （4）10

70、当T触发器T=1时,触发器具有（2）功能。

（1）保持 （2）计数 （3）禁止 （4）预置位

71、若将一个 JK触发器变成一位二进制计数器，则（4）。

（1）J=K=0 （2）J=0、K=1 （3）J=1、K=0 （4）J=K=1

72、在异步六进制加法计数器中，若输入CP脉冲的频率为36kHz，则进位输出CO的频率为（3）。

（1）18kHz （2）9kHz （3）6kHz （4）4kHz

73、若某模拟输入信号含有200Hz、600Hz、1KHz、3KHz等频率的信号，则该ADC电路的采样频率应大于等于（4）。

（1）400Hz （2）1.2KHz （3）2KHz （4）6KHz 74、N个触发器可以构成能寄存（2）位二进制数码的寄存器。

(1) N-1 (2) N (3) N+1 (4) 2N

75、若接通电源后能自动产生周期性的矩形脉冲信号，则可选择（3）。

（1）施密特触发器 2）单稳态触发器 （3）多谐振荡器 （4）T’触发器

76、一个四位二进制加法计数器的起始值为0110，经过30个时钟脉冲作用之后的值为（1）。

（1）0100 （2）0101 （3）0110 （4）0111

77、正逻辑的“0”表示（4）。

（1） 0 V （2）+5 V （3）高电平 （4）低电平

78、逻辑代数中的三种基本运算指（C）。

(a)加、减运算 (b)乘、除运算 (c)与、或、非运算 (d)优先级运算

四、电路分析

1、写出F表达式。

F=(AB)´(CD) ´

2、某逻辑门的输出与输入关系如下, 写出该逻辑门的逻辑表达式。

A

B

F

3、试分析下图中的计数器在M=0和M=1时各为几进制？

本题采用的是同步置数法，计数初值为0000

当M=0时，计数范围为0000~0100，为五进制计数。 （3分）

F=A´B+AB´ 当M=1时，计数范围为0000~1100，为十三进制计数。 （3分）

4、分析下图所示的时序逻辑电路：（1）写出电路的驱动方程、状态方程和输出方程；（2）画出电路的状态转换图；（3）指出电路能否自启动。

1D Q>C1CPFF1Q11D QQ2>C1FF2& 1D Q>C1FF3Q3&YD1Q´3（1）驱动方程为：D2Q1

DQQ123输出方程为：YQ1Q3

（2）状态转换图：

001/0000/1100/1/1010/1101/0011111/YQ1Q2Q3110/1/1（3）电路能够自启动。

5、74LS138为八选一数据选择器，它的输出函数式为：

YG(A2A1A0D0A2A1A0D1A2A1A0D2A2A1A0D3A2A1A0D4A2A1A0D5A2A1A0D6A2A1A0D7)试写出下图所示电路的输出函数式F的最简与或式。

6、试回答下图所示电路是几进制计数电路？

1）计数器的初态为

（2）计数器的终态（3）是一个60进制的计数器。

7、电路如下图所示，写出电路的驱动方程、次态方程，作出状态转换图，并说明电路的逻辑功能。

（1）驱动方程为

（2）写状态方程

（3）作状态转换图

（4）功能说明：该电路是一个能自启动的五进制同步加法计数器。

8、已知逻辑函数式Y1和Y2的真值表如表1所示，要求写出Y1和Y2的逻辑函数式。

表1

A B C Y1

Y2

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

1 0

0 1

1 1

0 0

1 1

1 0

0 1

1 0

Y1ABCABCABCABCABC

Y2ABCABCABCABC

9、分析图a中给出的计数器电路。回答74160本身是几进制的计数器芯片？如图a连接后，说明P=1和 P=0时各为几进制。

同步10进制计数器芯片；

P=1时为7进制，P=0时为10进制。

10、写出如下组合逻辑电路输出的最简与或式：

F=AB+BC +AC

Si= Ai′Bi′Ci-1+ Ai′BiCi-1′+ AiBi′Ci-1′+ AiBiCi-1= Ai⊕Bi⊕Ci-1

Ci= Ai′BiCi-1+ AiBi′Ci-1+ AiBiCi-1′+ AiBiCi-1= Ci-1（Ai⊕Bi）+AiBi

F&Y０Y１Y2Y3Y4Y5Y6Y7CT54LS138S1S2S3A2A1A010ABC11、已知逻辑函数Si 和Ci的真值表如下表所示，试写出Si和Ci的逻辑表达式。

12、如下电路是由两片同步4位二进制计数器74LS163组成的计数器，试分析这是几进制的计数器。

该电路是由两片同步十六

进制计数器74163接成的八十

三进制计数器， 16×5 + 3 = 83。

13、由74LS153组成的逻辑电路如下图所示，试写出其最简与或式。

F=B′ C + BC′ + BC = B+C

14、有一逻辑电路如右图所示，试写出其输出逻辑表达式。(

a )

Y=（（（A+B）′C）′+(C′D) ′）′

15、由74LS153组成的逻辑电路如下图所示，试写出其逻辑表达式。

Y= B

该时序逻辑电路是用两片

同步十进制计数器74160

组成的六十进制计数器。

FABCA1A0D0D1YD2D3SBC111“1”BC·0(D0=0)BC(D1=1)BC(D3=1)( b )(ZY174LS1532D0D1D2D30ABSTA1A0010116、如下电路是由两片同步4位二进制计数器74LS160组成的计数器，试分析这是多少进制的计数器。

17、写出如图所示电路的输出Y1、Y2的逻辑函数式。

Y1=Y1’Y3’Y5’Y7’=Y1+Y3+Y5+Y7=m1+m3+m5+m7=C’B’A+C’BA+CB’A+CBA

Y2=Y2’Y4’Y6’=Y2+Y4+Y6=m2+m4+m6=C’BA’+CB’A’+CBA’

18、由74LS161组成的电路如图所示，分析电路

（1）画出电路的状态转换图（Q3Q2Q1Q0）；

（2）分析电路的功能。

19、已知逻辑函数Y1 和Y2的真值表如表1所示，试写出Y1 和Y2的逻辑函数式。

表1

Y1 = A′B′C′+A′B′C+AB′C′+AB′C+ABC；

Y2 = A′B′C′+A′BC′+AB′C′+ABC′

20、分析图1所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。

J1 = Q2′ J2 = Q1 Q1*= Q2′Q1′ ；1JC11CLK1KFF11Q11JC11KFF2QCLKA B C

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y1Y21 11 00 10 01 11 00 11 0Q2YQ2* = Q1Q2′ ；Y = Q2

01020tttK1 = 1 K2 = 1

QF=ABC+ABC+AB21、写出下图组合逻辑电路输出的最简与或式：

F=ABC+ABC+AB

ABCA2A1A0D0CT54LS151D1D2D3D4D5D6D7S"1"ABCA2A1

22、分析时序电路，要求通过分析列出驱动方程、状态方程并画出状态转移图，验证是否具备自启动

6

7

CT54LS151Q2Q1Q0的初态为001。

A特性。设0DD2D3D4D501DDS"1"D0Q0Q1Q*Q0'Q1'D1Q0驱动方程：

 状态方程：Q1Q0

DQ12*Q2Q1 23、分析图示逻辑电路，要求：（1）写出函数的逻辑表达式，（2）列出真值表，（3）分析电路功能。

Q0

Q1

F=((AB)’（BC）’(AC’)’=AB+AC+BC

24、触发器电路如图所示，写出电路驱动方程和状态方程，并画出Q0和Q1的输出波形，假设初始状态为Q0=Q1=0

25、写出如下电路的输出Z，74HC153是双四选一数据选择器。

26、写出如下电路的状态方程和驱动方程，画出状态转换图。

27、试分析下图所示电路为几进制计数器，且画出状态转换图。 0 0 0

28、试写出图（5）电路L的逻辑函数式，且说明电路的功能。

（74LS138：3线-8线译码器）

A

B

C

L

解：电路为十进制计数器。

状态转换图为：Q3Q2Q1Q0 0000→0001→0010→0011→0100

↑ ↓

1100←1011←1010←1001←1000

29、电路如图所示。设各触发器的初态为0，试写出电路的驱动方程、状态方程和Z的输出方程；画出CP脉冲作用下Q1、Q2和Z端的输出波形。

Q1

A

D

J

Q2

FF1

K

CP

FF2

=1

Z 30、电路如图，所用器件为4选1数据选择器.

L

A

A1

A0

B S

D3 D2 D1 D0

（1）写出四选一数据选择器的输出逻辑表达式。

（2）在图中所示输入下，写出L的表达式。

（3）画出函数L的真值表。

31、电路如下图所示，写出电路的驱动方程，状态方程和输出方程，作出状态转换图,并说明电路的功能。

Y

C

32、试分析图示电路为几进制计数器，且画出状态转换图。

解：电路为六进制计数器。（2分）

状态转换图为：Q3Q2Q1Q0 0110→0111→1000

↑ ↓

0000←1111←1110 （4分）

五、回答问题并画波形图

1、将下图所示触发器改接成T触发器，并画出改接后在CP和RD信号作用下输出端Q的波形。触发器的初态为0。

2、电路如图所示，画的波形，并指的功能。

使用的元件出输出电压出电路完成

Z 3、已知反相输出的施密特触发器的正向域值电压为VT+

=3V，负向域值电压为VT-

=1.5V，电压输入端VI波形如下，请在下图画出输出端Vo的波形。

4、用555定时器构成多谐振荡器的电路如下，根据输入电压波形画出输出电压波形。

六、电路设计

1、试用一个3线－8线译码器和适当的门电路设计一个组合逻辑电路，使其实现函数：F（A，B，C）＝∑m(0,3,6,7)。在下图中完成引脚接线示意图。

2、集成四位二进制计数器74LS161逻辑符号如图，功能表如下，Q3为最高位，Q0为最低位。利用置零端RD实现10进制计数器。（注：可以采用门电路）

4、用555定时器和0.47μF的定时电容器（其他元件自定）设计一个频率约为1kHz、占空比为0.5的多谐振荡器。

为使占空比为0.5，所以取R1=R2=R，

5、有一水箱由大、小两台水泵ML和MS供水，如图所示。水箱中设置了三个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用与非门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。（提示：用卡诺图化简含有无关项的逻辑函数） （1）设检测元件输出高电平时为1，输出低电平时为0；水泵工作时为1，不工作时为0。列出真值表：

A B C MS ML

A B C MS ML

0 0 0 0 0 1 0 0 × ×

0 0 1 1 0 1 0 1 × ×

0 1 0 × × 1 1 0 × ×

0 1 1 0 1 1 1 1 1 1

（2）用卡诺图化简，并写出最简的与非—与非表达式。

（3）画逻辑图。

6、试用3线—8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。

Z1ACABCABCZABCBC2

ZAC'A'BCAB'Cm(3,4,5,6)1ZABABC3Z2BCA'B'Cm(1,3,7)Z4ABCBCABC''Z3ABABCm(2,3,5)Z4A'BC'B'C'ABCm(0,2,4,7)'''''Z1m(3,4,5,6)(m3m4m5m6)'''Z2m(1,3,7)(m1'm3m7)''''Z3m(2,3,5)(m2m3m5)'''''Z4m(0,2,4,7)(m0m2m4m7)

7用置零法将同步十进制计数器74LS160芯片构成七进制计数器。

Q3 Q2 Q1 Q0

ET C

EP 74LS160

LD

8、设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求（1）用八选一数据选择器F=ABC+ABC+ABCT54LS151实现。

F=ABC+ABC+AB

（2）用3—8译码器74138及门电路实现。

设3人用A、B、C表示：1代表同意，0代表不同意；

用F代表表决结果：1代表通过，0代表不通过。

输入 输出

A B C F

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

令A2=A、A1=B、A0=C，则由真值表可推出：

ABCA2A1A0D0D1D2CT54LS151D3D4D5D6D7SABCA2A1A0CT54LS151D0D1D2D3D4D5D6D7S"1""1"Y7Y6Y5Y4Y3Y2Y1Y074138G1G2AG2B100A2A1A0ABCFm3m5m6m7(Y3'Y5'Y6'Y7')'

画逻辑图：

A

B

C

F

9、用置零法将同步十六进制计数器74LS163接成十三进制计数器。

10、试用JK触发器接成D触发器。

在JK触发器的输入端J、K间接一非门，非门的输入端接J，

=1 输出端接K，此时的D=J，而触发器即为D触发器了。

Q3 Q2 Q1 Q0

ET C

EP 74LS163

LD

CLK RD

D3 D2 D1 D0

&XFF1JC11KQ1Q1FF01JC11KQ0Q011、试设计一个检测电路。该电路的输入是8421BCD码。当输入的8421BCD码所对应的十进制数符能被5整除时，输出为1，否则输出为0。用与非门实现。

CP

12、举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，才能认为成功。

（1） 要求列真值表用与非门电路设计该逻辑电路。

（2） 用四选一数据选择器配合适当的门电路设计该逻辑电路。

13、用74LS138和与非门设计函数

Y1=AB+AC+BC

Y2=（A+B）（A+C）

14、试设计用3 个开关控制一个电灯的逻辑电路，要求当改变任何一个开关的状态时都能控制电灯由亮变灭或由灭变亮。试用4选1数据选择器（74LS153）和门电路实现。

解：（1）设3个开关用A、B、C表示：1代表开关动作，0代表开关没有动作；用F代表电灯：1代表灯亮，0代表灯灭。

（2）依题意列真值表：

A

0

0

0

0

1

1

1

1

输入

B

0

0

1

1

0

0

1

1

C

0

1

0

1

0

1

0

1

输出

F

0

1

1

0

1

0

0

1

（3）令A1=A、A0=B，则由真值表可推出D0=C、D1=C’、D2=C’、D3=C。（3分）

（4）画逻辑图：（3分）

F

A

B

B

1

A1

A0

Y

74LS153

S

D0 D1 D2 D3

C

67895循环 15、试利用置数端LD将同步十进制计数器74LS160接成计数状态为5的五进制计数器。且画出状态转换图。

解：状态转换图为：Q3Q2Q1Q0 0101→0110→0111 ↑ ↓

1001←←←←1000 （2分）

画电路图：

1

1

CP

ET

EP

Q3 Q2 Q1

Q0

CO

74LS160

D3 D2 D1

LD

1

Cr

1 0 1 0

16、试利用复位端Cr将同步十进制计数器74LS160接成六进制计数器。且画出状态转换图。

解：状态转换图为：Q3Q2Q1Q0 0000→0001→0010

↑ ↓

0101←0100←0011

画电路图：

17、试用3线---8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。74LS138的功能表见附表1。

Y1

= AB + A′C

Y2

= A′C′ + AB′C + BC

Y3 = B′C′ + A′

BC

Y1 = AB+A′C = m1+m3+m6+m7 = (m1′m3′m6′m7′)′

Y2= A′C′+AB′C+BC=m0+m2+m3+m5+m7

= (m0′m2′m3′m5′m7′)′

&

ET

EP

1

CP

74LS160

LD

Q0 Q1 Q2 Q3

D0 D1 D2 D3

Cr

CO

1

× × × × Y3=B′C′+A′BC=m0+m3+m4 = (m0′m3′m4′)′ 图略

18、试用74LS161构成12进制计数器。要求写出设计原理及画出逻辑原理图。可以附加必要的逻辑门电路。

七、逻辑函数的化简与转换

1、化简具有无关项的逻辑函数：

Y(A,B,C,D)m(1,7,8)d(3,5,9,1012,14,15)

YADAD

2、化简具有无关项的逻辑函数：

Y(A,B,C,D)m(2,4,6,8)d(10,11,12,13,14,15)

、YBDADCD

3、求逻辑函数F= A′ B+（A+B′）C+BCD′ 的最简与非式；F= ((A′ B) ′ C′) ′

4、求逻辑函数F=AB′ +A′C(B+C′ D )的最小项之和形式；F=∑m(3,4,5 )

5、求逻辑函数Y=∑m(0,2,3,5,7,8,10,11,13,15)的最简与或式。Y= BD+B′D′+CD

6、求逻辑函数Y=AB′+A′C+BC+C′ D的最简与非式；Y=（（AB′）′C′ D′ ）′

7、求逻辑函数Y=(A′+BC)(B′+C)的最小项之和形式；Y = ∑m(0,1,3,7)

8、求逻辑函数Y=∑m(0,1,3,4,5,6,7,9,13)的最简与或式。Y=A ′ B+C′ D+A′ D+B′ D

9、用公式化简法化简下列逻辑函数为最简与或形式Y(A,B,C)ABBCA(BC)

10、用卡诺图化简法将下列函数化简为最简与或形式

F（A，B，C，D）=Σm（1，2，6，9，10，15）+d(0，4，8，12)（8分）

11、用卡诺图化简逻辑函数F（A，B，C，D）=Σ（0，6，8，13，14）+d（2,4,10）

12、用公式化简法化简下列逻辑函数为最简与或形式Y(A,B,C,D)ABCDABD

13、用代数法求函数F(A,B,C)=ABACBCAB 的最简“与-或”表达式。

14、用卡诺图化简逻辑函数

F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13)