2024年5月18日发(作者：002855捷荣技术股票)
1软件总体架构图
软件结构如图1.1所示：
大容量数据采集
与处理程序
CGI
网关路由程序
BOA
工业以太网
TCP/IP
操作系统界面
ucLinux内核
MicroBlaze Ip 设计
图1.1 FPGA数据采集软件架构图
以上是系统的软件结构框图，我们下面将就具体每一个步骤的设计进行一个简要的描
述：
2 MicroBlaze IP核设计
IP字面意思是知识产权，在微电子领域，具有知识产权的功能模块成为IP
Core或IP核。IP可以用来生成ASIC和PLD逻辑功能块，又称为虚拟器件VC。
IP核可以有很多种，比如UART 、CPU、以太网控制器、PCI接口等。根据IP
核描述的所在集成电路的设计层次，IP可以分为硬IP、软IP、固IP。硬IP的芯
片中物理掩膜布局已经得到证明，所有的验证和仿真工作都已经完成，用它可以
直接生产硅片，系统设计者不能再对它进行修改。而软IP是以行为级和RTL级
的Verilog 或VHDL代码的形式存在，它要经过逻辑综合和版图综合才能最终实
现在硅片上。固IP则介于两者之间。
Xilinx 公司的MicroBlaze32位软处理器核是支持CoreConnect总线的标准
外设集合。MicroBlaze处理器运行在150MHz时钟下，可提供125 D-MIPS 的性能，
非常适合设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。
1．MicroBlaze 的体系结构
MicroBlaze是基于Xilinx公司FPGA的微处理器IP核，和其它外设IP核一起，
可以完成可编程系统芯片(SOPC)的设计。MicroBlaze处理器采用RISC架构和哈佛
结构的32位指令和数据总线， 可以全速执行存储在片上存储器和外部存储器中
的程序， 并访问其中的数据， 如图4.1所示
指
令
端
总
线
接
口
程序指针
（PC）
运算器
指
令
缓
冲
指
令
译
码
通用寄存器组
32x32Bit
数
据
端
总
线
接
口
DLMB
图2.1 MicroBlaze 内核结构框图
DOP
B
(1)内部结构
MicroBlaze 内部有32个32位通用寄存器和2个32位特殊寄存器—— PC指针
和MSR状态标志寄存器。为了提高性能，MicroBlaze还具有指令和数据缓存。所
有的指令字长都是32位，有3个操作数和2 种寻址模式。指令按功能划分有逻辑
运算、算术运算、分支、存储器读/写和特殊指令等。指令执行的流水线是并行
流水线， 它分为3级流水：取指、译码和执行，如图4.2所示。
指令周期1指令周期2指令周期3
指令1
指令2
指令3
取指译码
取指
执行
译码
取指
执行
译码执行
指令周期4指令周期5
图2.2 MicroBlaze 的流水线
(2)存储结构
MicroBlaze是一种大端存储系统处理器，使用如图4.3所式的格式来访问存
储器。
312423
地址A的半字
地址A的字节
1615
地址A的字
地址A+1的半字
地址A+1的字节地址A+2的字节地址A+3的字节
870
图2.3 大端数据格式
(3)中断控制和调试接口
MicroBlaze 可以响应软件和硬件中断，进行异常处理， 通过外加控制逻
辑， 可以扩展外部中断。利用微处理器调试模块(MDM)IP核，可通过JTAG接口来
调试处理器系统。多个MicroBlaze处理器可以用1个MDM来完成多处理器调试。
(4)快速单一链路接口
MicroBlaze处理器具有8个输入和8个输出快速单一链路接口(FSL)。FSL通
道是专用于单一方向的点到点的数据流传输口。FLS和MicroBlaze的接口宽度是
32位。每一个FSL通道都可以发送和接收控制或数据字。
2. CoreConnect 技术
发布者：admin，转转请注明出处：http://www.yc00.com/num/1716043786a2711239.html
评论列表（0条）