2024年4月29日发(作者：锤子手机rom下载)

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(21)申请号 CN96190198.5

(22)申请日 1996.01.23

(71)申请人 摩托罗拉公司

地址 美国伊利诺斯州

(72)发明人 劳伦斯·E·科奈尔 安托尼·凯勒

(74)专利代理机构 中国国际贸易促进委员会专利商标事务所

代理人 陆立英

(51)

H02M3/18

H02M7/19

H02M7/25

(10)申请公布号 CN 1148446 A

(43)申请公布日 1997.04.23

权利要求说明书 说明书 幅图

(54)发明名称

高效的倍压器

(57)摘要

这里描述一种高效倍压器电路

(100)，它含有一个电荷泵电容器(30)、一

个反相器(18)、一个耦合电容器(24)、一个

互补开关对(16)、一个直流偏置电路

(102)、一个充电电路(106)和一个输入电路

(108)。这种结构适合应用在集成电路中，

其优点是能够以最少的元件数量提供出最

大的倍压功率输出和最小的电流消耗。

法律状态

法律状态公告日

法律状态信息

法律状态

权 利 要 求 说 明 书

1.一种倍压器电路，其特征在于，包含：

一个反相器电路，含有一个输入端和输出端；

一个互补开关对电路，含有：一个N沟道晶体管，具有栅极、漏极和源极；一个P

沟道晶体管，具有栅极、漏极和源极；该N沟道晶体管和P沟道晶体管的栅极连

接在一起限定了一个共栅极连接，该N沟道晶体管和P沟道晶体管的源极连接在

一起限定了一个共源极连接；借此，该P沟道晶体管、N沟道晶体管和该反相器三

者能够基本上同时地转换，和使电流泄漏基本上最小化；

该反相器电路的输入端通过一个耦合电容器耦合到该共栅极连接上；

该反相电路的输出端通过一个电荷泵电容器耦合到该共源极连接上；

一个直流偏置电路，连接到该共栅极连接上，该直流偏置电路对该共栅极连接提供

一个信号，借此，该直流偏置电路初始地对该耦合电容器充电到一个直流偏置电平，

此后，在稳定状态情况下，它补偿呈现在该共栅极连接上的泄漏电流。

2.权利要求1的倍压器电路，其特征在于，该共栅极连接和该耦合电容器都与一个

直流偏置电路相连接，其中，该直流偏置电路含有一个P沟道供电晶体管，具有

栅极、漏极和源极，该P沟道供电晶体管的栅极连接到该共栅极连接，该P沟道

供电晶体管的漏极连接到该共栅极连接。

3.权利要求1的倍压电路，其特征在于，该反相器电路含有一个P沟道反相晶体管

具有栅极、漏极和源极；和一个N沟道倒相晶体管，具有栅极、漏极和源极，该P

沟道反相晶体管和N沟道反相晶体管的栅极连接到该反相器电路的输入端，该P

沟道反相晶体管和N沟道反相晶体管的漏极连接到该反相器电路的输出端。

4.权利要求2的倍压器电路，其特征在于，该直流偏置电路含有一个N沟道供电晶

体管，具有栅极、漏极和源极，该N沟道供电晶体管的源极连接到该共栅极连接，

而该N沟道供电晶体管的栅极连接到该共源极连接。

5.一种倍压器电路，其特征在于，包含：

一个第一反相器电路，含有一个输入端和一个输出端；

一个互补开关对电路，含有：一个N沟道晶体管，具有栅极、漏极和源极；和一

个P沟道晶体管，具有一个本体、栅极、漏极和源极，该N沟道晶体管和P沟道

晶体管的栅极连接在一起限定了一个共栅极连接，该N沟道晶体管和P沟道晶体

管的源极连接在一起限定了一个共源极连接，借此，该P沟道晶体管、N沟道晶体

管和第一反相器电路三者基本上能同时地转换，使电流泄漏基本上最小化；

该第一反相器电路的输入端通过一个耦合电容器耦合到该共栅极连接；

该第一反相器电路的输出端通过一个电荷泵电容器耦合到该共源极连接；

一个偏置电路，含有一个偏置电容器和一个P沟道偏置晶体管，具有本体、栅极、

漏极和源极，该P沟道偏置晶体管的源极连接到该共源极连接，而该P沟道偏置

晶体管的栅极连接到该共栅极连接，该P沟道偏置晶体管的漏极和本体连接到该

互补开关对的P沟道晶体管的本体；

该偏置电路驱动该互补开关对的P沟道晶体管的本体到一个预定电位，该预定电

位基本上与该互补开关对的P沟道晶体管的漏极电位相同；借此，该互补开关对

的P沟道晶体管的栅极、漏极、源极和本体的任意两者之间的电位决不会超出比

正电源电压更大的电压值，这就考虑一个较低电压、较高电流的晶体管的设计。

6.权利要求5的倍压器电路，其特征在于，还包含一个充电电路和一个第三反相器

电路，该充电电路含有一个电阻和一个具有栅极、漏极与源极的P沟道充电晶体

管，该第三反相器电路具有一个输入端、一个输出端和一个电压源抽头，该电阻连

接到该P沟道充电晶体管的源极上，该P沟道充电晶体管的漏极连接到该互补开

关对的P沟道晶体管的漏极，该P沟道充电晶体管的栅极连接到该第三反相器电

路的输出端，第三反相器电路的输入端连接到该阻塞输入信号，该第三反相器电路

的电压源抽头连接到该互补开关对的P沟道晶体管的漏极。

7.权利要求5的倍压器电路，其特征在于，还包含一个直流偏置电路、一个充电电

路和一个输入电路。

8.权利要求5的倍压电路，其特征在于，该倍压器电路包含一个集成电路。

9.权利要求5的倍压电路，其特征在于，该P沟道晶体管的漏极限定了一个倍压器

电路输出节点，而该第一反相器电路的输入端限定了一个倍压器电路输入节点。

10.权利要求5的倍压电路，其特征在于，该第一反相器电路含有一个具有源极的

P沟道反相晶体管，并且一个电源施加到该N沟道晶体管的漏极和该P沟道反相晶

体管的源极上，以及该倍压器电路的输出节点上具有约为两倍电源电压大小的电压

值。

说 明 书

本发明涉及与晶体振荡器结合使用的高效倍压器电路，具体涉及低功率温度补

偿的晶体振荡器。

倍压器通常应用在许多各种各样的电路中，用以将电压电平增加到从电源电压可供

应用的电压之上。然而，许多已知的常规的倍压器设计在其功率利用或功率传递方

面效率不高。

以前业己采用的一种倍压方法是级联电容—二极管级。这些设计效率不高，因为在

电压与电流之间产生相位偏移，故降低了可应用的最大功率。此外，在二极管上的

电压降进一步降低了可应用的功率。

另一种倍压的方法涉及使用场效应晶体管开关。虽然这种设计中减小了电压与电流

之间的相位差，但需要附加的开关支持电路，以在开关信号的电压转换期间降低无

效电流损耗。这种支持电路要抽取本身功率，这与其降低电流泄漏的目的相抵触。

据此，现在需要一种高效的、能在最大的输出电压时提供大的输出电流的倍压器。

现在还需要一种高效的、消耗极小的过量电流并能以最少的元件数量来实现的倍压

器。

利用应互补的开关晶体管对来降低无效的电流损耗并提供出增高的功率传递效率来

使倍压器电流泄漏最小化，这在本技术领域中也被认为是一种改进。

利用最少的元件数量来提供倍压作用以减少电路电流泄漏的同时、以最大输出电压

来传递高输出的驱动电流，这在本技术领域中也被认为是一种改进。

图1示出按照本发明的一种高效倍压器电路；

图2示出按照本发明的高效倍压器电路的另一个实施例；

图3示出按照本发明的高效倍压器电路的一个优选实施例。

图1至图3中，示出一种高效倍压器电路10。按照简单的形式，高效倍压器电路

10可包含以下结构。第一，它包含一个N沟道晶体管12和一个P沟道晶体管14，

这两者组成一个互补开关对16，提供高效倍压器电路10的开关作用。第二，设有

一个反相电路18，它具有一个反相器输入端36和一个反相器输出端32。更具体地

说，该反相电路18可利用一个N沟道反相晶体管20和一个P沟道倒相晶体管22。

该反相器输入端36由一个输入信号26(如波形所示)驱动。第三，设有一个耦合电

容器24，它将输入信号26交流耦合到互补开关对16的公共栅极连接28上。第四，

设有一个电荷泵电容器30，用以连接反相器输出端32和互补开关对16的共源极

连接34。

高效倍压器电路10以最少的元件数量提供低的电流泄漏和高的功率转换效率。这

是通过利用互补开关对16和反相器18的独特组合而实现的，它们可由单一输入信

号26进行基本上同时的转换。

在一个如图3所示的优选实施例中，高效倍压器电路10具有一个直流偏置电路

102和一个充电电路106。前者一开始将耦合电容器24充电到一个直流偏置电平上，

并在此后的稳态情况下对呈现在共栅极连接28上的泄漏电流进行补偿，要不然泄

漏电流会耗尽耦合电容器24来的电荷；后者容许应用低电压、高电流输出装置。

当将它用于一个优选的集成电路(IC)形式中时，这种配置结构可利用最少量的集成

电路面积而获得最大的输出功率。它还有一个优点是能提供一个阻塞电路108，当

该高效倍压器电路10空载时可阻塞输入信号26。

参看图1，当反相器输入36受输入信号26的控制而改变状态时，反相器输出32

使电荷泵电容器30的第一端38在电源电压之间转换。当公共栅极连接线28受开

关波形62的驱动而改变状态时，互补开关对16被用来使电荷泵电容器30的第二

端40在电源端42与输出节点44之间转换连接。

为了使输出节点44上的输出电压最大化而同时消耗最小的过量电流，耦合电容器

24被用来驱动互补开关对16的公共栅极连接线28。这种特定的配置结构有利于允

许四个晶体管12、14、20、22在输入信号26的电压正跳变沿46或电压负跳变沿

48上，基本上同时地转换。此外，通过提供输入信号26(它的开关速度与四个晶体

管12、14、20、22的固有延时相适应)，使全部四个晶体管12、14、20、22可同

时地转换，而不产生任何有害的重叠时间段，而在有害的重叠时间段期间，晶体管

12、14、20、22中任何两个或多个会无效地传导电流。

换言之，输入信号26跳变比四个晶体管12、14、20、22的开关延时时间同样地快

或更快些，以便基本上防止互补开关对16或反相电路18在任何具体的时间段内不

致无效地导通。上述的配置的优点是，在高效倍压器路10中基本上防止了电流泄

漏。

稳态工作期间，虽然P沟道晶体管14的本体(body)没有外部连接，但借助于P沟

道晶体管14的P型漏极与n型本体之间存在的一个固有二极管，将被驱动到大约

电源电压的两倍。

输入信号26的电压正跳变沿46或电压负跳变沿48只需跳变一个足够的电压幅度

范围，在需要时能使四个晶体管12、14、20、22的每一个导通或截止。在优选实

施例中，输入信号26的电压摆幅基本上在零伏与图中标号42处所示的正电源电压

V_DD之间的范围内。上述配置的优点是，产生大输出电流是依靠每个

晶体管12、14、20、22在导通时驱动它们的栅极显著地到其阈值电压以外而产生

的。

高效倍压器电路10的工作有两个阶段，即充电阶段和放电阶段。充电阶段开始于

输入信号26的电压正跳变沿时。在此时刻，反相器18将电荷泵电容器30的第一

端38经过N沟道反相器晶体管20连接到负电源电压或者地电位50上。与此同时，

一个电压正跳变沿64施加到互补开关对16的共栅极连接28上。这使N沟道晶体

管12导通，因而从正电源电压42到电荷泵电容器30的第二端40传递一个充电电

流52。于是，电荷泵电容器30的第二端40的电平约为正电源电压的42的电平。

放电阶段开始于输入信号26的电压负跳变沿时。在此时刻，反相器18将电荷泵电

容器30的第一端38经过P沟道反相器晶体管22连接到正电源电压42。这有效地

将电荷泵电容器30的第二端40升高到大约二倍的正电源电压42的值。在基本上

相同的时刻，一个电压负跳变沿66施加到互补开关对16的公共栅极连接线28上。

这使P沟道晶体管14导通，生成一个放电通路56从电荷泵电容器30的第二端40

到输出节点44，有效地对输出节点44提供二倍的电源电压42。

在优选实施例中，开关波形62的电压摆幅基本上在图中标号42处所示的正电源电

压V_DD与该电压值的二倍值之间。

接着，充电阶段和放电阶段不断地重复，约为二倍的电源电压42的一个基本上恒

定的电压值在输出节点44上产生了。

本发明的优点是借助于将开关元件的数量减至最少程度来减少电流泄漏。与此同时，

大的输出电流在最大电压值时产生。这种配置结构提供一种高效倍压器10。

在图1的实施例中，一个DC偏置电路以二极管连接装置58的形式连接到互补开

关对16的公共栅极连接28上。这个二极管连接装置58对于施加到互补开关对16

上的开关波形62建立起一个合适的直流偏置电平。更具体地说，二极管连接装置

58可以是二极管连接的P沟道供电晶体管60的形式。

放电阶段开始于输入信号26的电压负跳变沿处，接着，通过耦合电容器24产生开

关波形62的电压负跳变沿66。开关波形62的电压负跳变沿66使二极管连接的P

沟道晶体管60导通，在耦合电容器24上产生一个直接偏置电平。在稳定状态下，

耦合电容器24上的直流偏置电平将趋近电源电压42的电平。一旦耦合电容器42

充电到约为电源电压42的电平时，P沟道供电晶体管60才被利用，随即补充因公

共栅极连接线28上的泄漏电流到所造成的电荷丢失。按照上述，对于P沟道供电

晶体管60来说，通常可以采用小尺寸(小物理体积)的器件。

0在图2所示的另一个实施例中，一个N沟道供电晶体管70连接到互补开关对16

的共栅极连接28上，提供直流偏置。在图2中，N沟道供电晶体管70的栅极72

由互补开关对16的共源极连接34进行控制。只要充电和放电循环持续进行，N沟

道供电晶体管70就通过其栅极72被切换于导通状态，提供直流偏置以补充共栅极

连接28上损失的电荷。

与图1所示的实施例不同，图2中施加到该N沟道供电晶体管70的栅极72上的信

号被延时了一个栅极延时量。在优选实施例中，采用了最小尺寸的N沟道供电晶

体管70，来防止耦合电容器24不致在输入信号26的电压正跳变沿46上显著地放

电。

图3示出一个高效倍压器电路100的优选实施例。与图2所示的实施例不同在于，

图3的N沟道供电晶体管70的栅极72受直流偏置电路102控制。直流偏置电路

102包含一个辅助的N沟道供电晶体管110、一个电荷泵偏置电容器112和一个第

二反相电路114。这些附加的部件重复图1中高效倍压器电路10内N沟道晶体管

12、电荷泵电容器30和反相器18的功能。

直流偏置电路102在重的电流负载情况下使用，这种情况下，在放电阶段期间，互

补开关对16的共源极连接34可能不到达电源电压42的二倍。在上述情况下，实

际上无载的电荷泵偏置电容器112被用来在N沟道供电晶体管70的栅极上产生出

大约二倍电源电压的电压值。上述的配置可以在放电阶段期间提供N沟道供电晶

体管70导通。

当第二反相器输入118通过输入信号26改变状态时，第二反相器输出116使电荷

泵偏置电容器112的第一端120在电源电压V_DD与地之间转换。

N沟道供电晶体管110连接在电荷泵偏置电容器112的第二端122与对电荷泵偏置

电容器112补充电荷的正电源电压V_DD之间。耦合电容器24被用来

借助于开关波形62的每一个电压正跳变沿64，使辅助的N沟道供电晶体管110导

通，当电荷泵偏置电容器112充电时，施加在输入节点68上的每个电压负跳变沿

48通过电荷泵偏置电容器112的第二端122与N沟道供电晶体管70的栅极72之

间的连接随之使N沟道供电晶体管70导通。在导通时，N沟道供电晶体管70对开

关波形62提供直流偏置，用以补偿呈现在共栅极连接28上的泄漏电流。

在一个实施例中，图3的高效倍压器电路100包含一个偏置电路104，用以对图1

中的互补开关对16的P沟道晶体管14的原先悬浮的本体128提供偏置。这个偏置

有利于使P沟道晶体管14的本体128处于一种已知状态，以便基本上防止杂散寄

生的可能性诸如寄生电容、寄生装置等不致影响输出节点44。

图3还示出P沟道偏置晶体管124的栅极146是由公共栅极连接28控制的。当P

沟道偏置晶体管124导通时，它使电荷泵电容器30连接到P沟道晶体管14的本体

128上。偏置电容器126还连接到P沟道偏置晶体管14的本体128上。这个结构

有助于将P沟道晶体管14的本体128维持约二倍电源电压42。

图3还示出一个充电电路106。充电电路106含有一个电阻130、一个P沟道充电

晶体管132、一个第三反相电路134和一个阻塞输入信号136。第三反相电路134

的电压源抽头148连接到输出节点44。第三反相器输入138连接到阻塞输入信号

136。第三反相器输出140驱动P沟道充电晶体管132的栅极131。电阻130和P

沟道充电晶体管132用来驱动输出节点44到约等于正电源电压42的电压电平。

在操作中，当阻塞输入信号136保持于高电平时，到输入节点68的时钟脉冲被阻

塞，第三反相器输出140处于低电平。这使得P沟道充电晶体管132的栅极131为

低电平。于是，P沟道充电晶体管132通过电阻130而开始导通，便驱动输出节点

44到约等于正电源电压42的电压电平。

当阻塞输入信号136保持于低电平时，到输入节点68的时钟脉冲能起作用，第三

反相器输出140处于高电平。这使得P沟道充电晶体管132的栅极131为高电平，

P沟道充电晶体管132停止导通。这容许互补开关对16的P沟道晶体管14驱动输

出节点44到约为正电源电压42二倍的电压电平。

在优选实施例中，借助于应用充电电路106和偏置电路104，使P沟道晶体管14

的所有的端子受到驱动，以使任何两个端子上看到的电压值决不会超过比正电源电

压42更高的值。上述的情况有利于允许对P沟道晶体管14使用具有较低电压和较

高电流的装置。

在图3的高效倍压器电路100的另一个实施例中示出一个输入电路108。这个输入

电路108含有一个异或门142和一个反相门144。输入信号26(图1中)施加到异或

门142的一个输入端150上，阻塞输入信号136连接到异或门142的另一个输入端

上。异或门142的输出连接到反相门144的输入端，反相门144的输出端连接到输

入节点68。

在阻塞输入信号136保持于低电平时，允许输入信号26自由地通过输入电路108。

当阻塞信号输入136保持于高电平时，输入节点68保持高电位而防止高效倍压器

电路100操作。

阻塞输入信号136可以只与充电电路106配合使用，或者只与输入电路108配合使

用，或优选地与充电电路106和输入电路108的组合配合使用。当阻塞输入信号

136保持于高电平时，输入节点68和输出节点44被箝制在约为正电源电压42。当

阻塞输入信号136保持于低电平时，如上所述，高效倍压器电路100可正常地操作。

虽然业已示出和描述了本发明的各种实施例，但应理解在不偏离本发明的新精神和

范畴的情况下，本领域的技术人员能作出各种变更、替代以及对前述的实施例再布

置和组合。