2024年4月29日发(作者:苹果8代手机)
verilog assign语句的用法未解之谜
下面是功能相同但写法不同的两段代码:
(1)module assign_test (
clk,
lhold,
lholda
);
input clk;
input lhold;
output lholda;
reg lholda;
always @(posedge clk)
if (lhold)
lholda<=lhold;
else
lholda<=0;
endmodule
lholda~reg0
lhold
clk
PRE
DQ
lholda
ENA
CLR
这是未加入assign的语句
(2)module assign_test (
clk,
lhold,
lholda
);
input clk;
发布者:admin,转转请注明出处:http://www.yc00.com/num/1714321545a2424355.html
评论列表(0条)