assign语句的用法未解之谜

assign语句的用法未解之谜


2024年4月29日发(作者:苹果8代手机)

verilog assign语句的用法未解之谜

下面是功能相同但写法不同的两段代码:

(1)module assign_test (

clk,

lhold,

lholda

);

input clk;

input lhold;

output lholda;

reg lholda;

always @(posedge clk)

if (lhold)

lholda<=lhold;

else

lholda<=0;

endmodule

lholda~reg0

lhold

clk

PRE

DQ

lholda

ENA

CLR

这是未加入assign的语句

(2)module assign_test (

clk,

lhold,

lholda

);

input clk;


发布者:admin,转转请注明出处:http://www.yc00.com/num/1714321545a2424355.html

相关推荐

发表回复

评论列表(0条)

  • 暂无评论

联系我们

400-800-8888

在线咨询: QQ交谈

邮件:admin@example.com

工作时间:周一至周五,9:30-18:30,节假日休息

关注微信