2024年5月14日发(作者：)

Ｌ■！—ｊ　Ｃ　巾ｈｉｎ国ａ　Ｉｎｔ集ｅ成电路　ｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ　设计—　隅　’１　　

一

种３Ｄ　Ｏｃｔａｇｏｎ　

双环片上网络拓扑结构　

王辉，王长山　

（西安电子科技大学计算机学院，陕西西安７１　００７１）　

摘要：随着片上网络ＩＰ核结点的增加，芯片面积受限的问题目益突出，利用３Ｄ拓扑，用体积换取芯片面　

积是一种可行的方案，这种结构使各个结点的物理距离更近，从而充分地利用了空间资源，可以有效地　

减少芯片面积。提出一种３Ｄ　Ｏｃｔａｇｏｎ双环拓扑结构，在均衡负载模式和对称随机负载模式下分析了其　

网络延迟和吞吐率。结果表明，３Ｄ　Ｏｃｔａｇｏｎ双环是一种性能良好、可行性高的片上网络拓扑结构。　

关键词：片上网络Ｏｃｔａｇｏｎ　３Ｄ拓扑路由算法　

３Ｄ　Ｏｃｔａｇｏｎ　Ｄｏｕｂｌｅ　Ｒｉｎｇ　Ｔｏｐｏｌｏｇｙ　ｆｏｒ　ｔｈｅ　Ｎｅｔｗｏｒｋ－ｏｎ－ｃｈｉｐ　

ＷＡＮＧ　Ｈｕｉ，ＷＡＮＧ　Ｃｈａｎｇ—ｓｈａｎ　

（Ｓｃｈｏｏｌ　ｏｆ　Ｃｏｍｐｕｔｅｒ　Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ，Ｘｉｄｉａｎ　Ｕｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｎｘｉ，Ｘｉ’ａｎ，７　１　００７　１）　

Ａｂｓｔｒａｃｔ：Ｗｉｔｈ　ｔｈｅ　ＩＰ　ｃｏｒｅ　ｏｆ　ｎｅｔｗｏｒｋ—ｏｎ—ｃｈｉｐ　ｎｏｄｅｓ　ｉｎｃｒｅａｓｅｓ，ｃｈｉｐ　ａｒｅａ　ｉｓ　ｌｉｍｉｔｅｄ　ｔｏ　ｉｓｓｕｅｓ　ｂｅｃｏｍｅ　ｉｎｃｒｅａｓｉｎｇｌｙ　

ｐｒｏｍｉｎｅｎｔ，ｔｈｅ　ｕｓｅ　ｏｆ　３Ｄ　ｔｏｐｏｌｏｇｙ，ｗｉｔｈ　ｔｈｅ　ｖｏｌｕｍｅ　ｆｏｒ　ｔｈｅ　ｃｈｉｐ　ａｒｅａ　ｉｓ　ａ　ｆｅａｓｉｂｌｅ　ｓｏｌｕｔｉｏｎ，ｔｈｉｓ　ｓｔｒｕｃｔｕｒｅ　ｍａｋｅ　ｔｈｅ　

ｐｈｙｓｉｃａｌ　ｄｉｓｔａｎｃｅ　ｏｆ　ｅａｃｈ　ｎｏｄｅ　ｃｌｏｓｅｒ，ａｎｄ　ｆｕｌｌ　ｕｓｅ　ｏｆ　ｓｐａｃｅ　ｒｅｓｏｕｒｃｅｓ，ｃａｎ　ｅｆｆｅｃｔｉｖｅｌｙ　ｒｅｄｕｃｅ　ｔｈｅ　ｃｈｉｐ　ａｒｅａ．Ｐｒｏｐｏｓｅｄ　ａ　

３Ｄ　Ｏｃｔａｇｏｎ　Ｄｏｕｂｌｅ　Ｒｉｎｇ　ｔｏｐｏｌｏｇｙ，Ｉｎ　ｌｏａｄ　ｂａｌａｎｃｉｎｇ　ｍｏｄｅ　ａｎｄ　ｓｙｍｍｅｔｒｉｃ　ｍｏｄｅ　ｏｆ　ｒａｎｄｏｍ　ｌｏａｄ　ｅｖａｌｕａｔｅｄ　ｉｔｓ　ｎｅｔｗｏｒｋ　

ｌａｔｅｎｃｙ　ａｎｄ　ｔｈｒｏｕｇｈｐｕｔ．Ｔｈｅ　ｒｅｓｕｌｔｓ　ｓｈｏｗ　ｔｈａｔ，３Ｄ　Ｏｃｔａｇｏｎ　Ｄｏｕｂｌｅ　Ｒｉｎｇ　ｉｓ　ａ　ｇｏｏｄ　ｐｅｒｆｏｒｍａｎｃｅ，ｈｉｇｈ　ｆｅａｓｉｂｉｌｉｔｙ　ｏｆ　

ｎｅｔｗｏｒｋ－ｏｎ－ｃｈｉｐ　ｔｏｐｏｌｏｇｙ．　

Ｋｅｙ　ｗｏｒｄｓ：ｎｅｔｗｏｒｋ－ｏｎ－ｃｈｉｐ　Ｏｃｔａｇｏｎ　３Ｄ　ｔｏｐｏｌｏｇｙ　ｒｏｕｔｉｎｇ　ａｌｇｏｒｉｔｈｍ　

随着片上系统（ＳｏＣ）的集成度越来越高，传统　

点是如何在芯片中分布和连接的。拓扑结构的选择　

的总线结构已经不能高效地满足当前ＩＰ核之间通　

对系统性能和芯片面积具有显著的影响。拓扑结构　

信的需求。为了克服总线结构的不足，片上网络　

（Ｎｅｔｗｏｒｋ　ｏｎ　Ｃｈｉｐ，ＮｏＣ）作为一种新的解决途径被　

提出。　

的衡量标准通常是以理论上影响路由成本和性能为　

基础的，除了要考虑普通网络中所关心的节点数量、　

边的数量、网络维度、网络直径、平均距离、对分宽度　

片上网络的拓扑结构体现了ＮｏＣ中的通讯节　

之外，还要考虑通信模式的嵌入屙ｌ生，例如消息吞吐　

ｈ＋＋ｎ．Ｉｈ－＾＾＾　；ｍ　

Ｌ设计　．　ｌＩ　

量、传输延迟、功耗、芯片面积等因素。　

当ＩＰ核结点增加时，传统的２Ｄ拓扑结构芯片　

个Ｏｃｔａｇｏｎ，再把相应位置的节点连接起来，但这种　

方法的致命弱点是布线复杂度太高。　

为解决Ｏｃｔａｇｏｎ以上两种扩展方式的突　瓶　

面积受限的问题日益突出，利用３Ｄ拓扑，用体积换　

取芯片面积是一个可行的方案，这种结构使各个结　

颈，结合３Ｄ拓扑结构的特点，提出了３Ｄ　Ｏｃｔａｇｏｎ双　

环结构，在３Ｄ　Ｍｅｓｈ基础上将垂直方向的对应节点　

相互连接形成３Ｄ　Ｏｃｔａｇｏｎ双环拓扑结构（如图２），　

其中每层中的平面网络结构为Ｏｃｔａｇｏｎ双环结构　

（如图３）　。　

点的物理距离更近，从而充分地利用了空间资源，可　

以有效减少芯片面积。同时，结合集成电路工艺方面　

的先进技术，可以制成３Ｄ—Ｉｃ一３Ｄ—ＮｏＣ的高集成　

度系统，从而实现更高级的功能。尽管３Ｄ拓扑现在　

还没有具体商用，但它必然是未来片上网络拓扑结　

构的研究热点和发展方向Ｉ　ｌ。　

＼毒　：　：＝　０　

Ｈ—＿＿１　一　

——

一，，　

＼　

¨　

，＿，一￡　＝＝＝　．＝１ｉ　≥　

１　３Ｄ　Ｏｃｔａｇｏｎ双环　

、

—・　＞　：＝二　；　一。　

网络拓扑的基本结构　

，＼＿＼１一　墨　　：　＝：二＝　２　一＿　Ｉ　；　卜—　一／　

　Ｉｉ　’　

．　

一　三　＝＝　—、　

在ＮｏＣ的研究过程中，人们在简单的环型总线　

＼、　

结构的基础上提出了一个笼统的拓扑规范——　

Ｓｐｉｄｅｒｇｏｎ，它是对环总线结构的一种改进，缩短了平　

，，　≤　Ｐ／　

图２　３Ｄ　Ｏｃｔａｇｏｎ双环拓扑结构　图３　Ｏｃｔａｇｏｎ双环拓扑结构　

均距离，并且使网络具有了一定的可扩展性。而　

Ｏｃｔａｇｏｎ是Ｓｐｉｄｅｒｇｏｎ当Ｎ＝８时的特例。这种结构的　

２路由器结构　

３Ｄ　Ｏｃｔａｇｏｎ双环结构采用的路由器是在２Ｄ　

最大特点就是网络距离短，任何两个结点之间通信　

最多只需两步即可完成。运用在其上的分组形式和　

路由算法均比较灵活，并且布线复杂度较交叉开关　

ＮｏＣ路由器的基础上发展而来的。在传统的２Ｄ　ＮｏＣ　

中，一个典型的路由器包括５个端口：东、南、西、北　

结构低很多。　

Ｏｃｔａｇｏｎ有两种扩展方式（如图１）。其一是两　

个Ｏｃｔａｇｏｎ通过一个中问节点连接的结构，但很显　

然这种结构的中间节点将成为通信的瓶颈。另一种　

和本地端口（连接路Ｆ｝１器与本地处理单元的端口）。　

在３Ｄ　Ｏｃｔａｇｏｎ路由器中，新增了“上”和“下”两个　

端口，用来连接纵向各层的节点。新增的端ｎ同原　

结构是把一个Ｏｃｔａｇｏｎ中的每一个节点都扩展成一　

端口具有相同的微结构。每个端口都有输入通道和　

输出通道。所有通道都能够从其他路由器或本地处　

理单元（ＰＥ）接收或发送数据包。每个输入端口由　

若干个虚通道组成，以避免网络中发生死锁。路由　

器中间设计了一个多项转换开关，为了将输入通道　

接收到的数据包传送到正确的输　通道［ｓ－９］。　

３基于最短路径的３Ｄ路由算法　

（ａ）　（ｂ）　

路由算法是影响片上网络通信效率的重要因　

素。充分利用３Ｄ　Ｏｃｔａｇｏｎ双环网络拓扑结构和节点　

图１　Ｏｃｔａｇｏｎ的两种扩展结构　

ｈｔｔｐ：／／ｗｗｗ．ｃｉｃｍａｇ．ｃｏｍ　

，—■■—ｒ———————————————————————————————————————————————————————一　　．

【■！■ｊ　Ｃ＿　巾ｈｉｎ国ａ　Ｉｎ集ｔｅｇｒ成ａｔｅｄ电Ｃｉｒｃ路ｕｉｔ　

分布连接的特点，每个节点接收到消息后，由本节点　

１一ｋ１￣，计—　丌．－一———　

（ｃｕｒ＿ｒｏｕｔｅｒｏ一１）ｒｏｏｄ８），返回步骤ｓｔｅｐ４；　

决定是接收该消息还是计算路由将该消息发送到相　

邻节点，采用基于最短路径的３Ｄ路由算法，具体步　

Ｓｔｅｐ９：若３　ｌｏｕｔ＿ｒｏｕｔｅｒ日一Ｄ。Ｊ≤６，则（ｃｕＬｒ（Ｊｕｆｅ　，　

ｃｕｒ

＿

ｒｏｕｔｅｒｏ）＝（ｃｕｒ＿ｒｏｕｔｅｒｎ，（ｃｕｒｒｏｕｔｅｒ　＋４）ｍｏｄ８），　

骤如下：　

输入：源节点（　，　，Ｓ。），目的节点（　，　，Ｄ　）　

输出：路由路径ｒｏｕｔｐａｔｈ　

算法步骤：　（ｃｕｒ＿ｒｏｕｔｅｒｎ，ｃｕｒ

＿

ｒｏｕｔｅｒ。）　

ＳｔｅｐＩ：初始化当前路　由节点（ｃｕｒ

．＿

ｒｏｕｔｅｒＬ。ｃｕｒ

＿

ｒｏｕｔｅｒｎ　

，

ｃｕｒ　ｒｏｕｔｅｒｏ）＝（Ｓ，　，Ｓ　）；路由路径ｒｏｕｔｐａｔｈ＝　

ｃｕｒ　ｒｏｕｔｅｒ；　

Ｓｔｅｐ２：￣ｉ］断ｃｕｒ－ｒｏｕｔｅｒ，＝　？若是则执行ｓｔｅｐ４；否则　

执行步骤ｓｔｅｐ３：　

Ｓｔｅｐ３：判断ｃｕｒ＿＿ｒｏｕｔｅｒＬ＞Ｄ，？若成立则ＯＨｒ

＿

ｒｏｕｔｅｒＬ　

＝ｃｕｒ　ｒｏｕｔｅｒ￣一１返回步骤２；否则ｃｕｒ＿ｔｏｕｔｅｒｌ　

＝ｃｕｒ－ｒｏｕｔｅｒＬ＋ｌ返回步骤２；　

Ｓｔｅｐ４：￣１］断ｃｕｒ－ｒｏｕｔｅｒｎ＝　？若ｃｕｒ

＿

ｒｏｕｔｅｒｎ＝ＤＲ则执　

行步骤ｓｔｅｐ５；否则执行步骤ｓｔｅｐ６；　

Ｓｔｅｐ５：检查ｃｕｒ　ｒｏｕｔｅｒ　＝Ｄ。？若是则算法终止，输出　

路由路径ｒｏｕｔｐａｔｈ；否则，执行计算ｌｓ。一Ｄ　ｌ值，并执　

行步骤ｓｔｅｐ７：　

Ｓｔｅｐ６：判断ｃｕ－ｒｒｏｕｔｅｒＲ＞　？，若ｃｕｒ＿ｒｏｕｔｅｒｎ＞　则　

执行（ｃｕｒ＿ｒｏｕｔｅｒｎ，ｃｕｒ　ｒｏｕｔｅｒ。）＝（ｃｕｒ

＿

ｒｏｕｔｅｒｎ一１，　

ｃｕｒ

ｒｏｕｔｅｒｏ），ｒｏｕｔｐａｔｈ＝［ｒｏｕｔｐａｔｈ，ｃｕｒ＿ｒｏｕｔｅｒ］，并返回　

步骤ｓｔｅｐ４；否则执行（ｃｕｒ．＿ｒｏｕｔｅｒｎ，ｃｕｒ

＿

ｒｏｕｔｅｒ。）＝　

（ｃｕｒ　ｒｏｕｔｅｒＨ＋１，ｃｕｒ　ｒｏｕｔｅｒｏ），ｒｏｕｔｐａｔｈ：【ｒｏｕｔｐａｔｈ，　

ｃｕｒ

＿

ｒｏｕｔ叫，并返回步骤ｓｔｅｐ４；　

Ｓｔｅｐ７：若，贝０　０断Ｏ＜ｌｃｕｒ＿＿ｒｏｕｔｅｒ８一Ｄ。ｌ４２，贝０　０断　

ｃｕｒ　ｒｏｕｔｅｒ。一Ｄ。＞０７，若是则（ｃｕｒ＿ｍｕｔｅｒ￣，ｃｕｒ＿ｒｏｕｔｅｒ　）　

＝

（ｃｕｒ－ｒｏｕｔｅｒｎ，ｃｕｒ－ｒｏｕｔｅｒｏ—１），ｒｏｕｔｐａｔｈ＝［ｒｏｕｔｐａｔｈ，　

ｃｕｒ－ｒｏｕｔ卅返回步骤ｓｔｅｐ４；否则（ｏｕｒ　ｒｏｕｔｅｒｎ，　

ｃｕｒ　ｒｏｕｔｅｒｏ）：（ｃｕｒ＿ｒｏｕｔｅｒＲ，ｃｕｒ－ｒｏｕｔｅｒ。４－１），　

ｒｏｕｔｐａｔｈ＝［ｒｏｕｔｐａｔｈ，ｃｕｒ＿ｒｏｕｔｅｒ］返回步骤ｓｔｅｐ４；　

Ｓｔｅｐ８：若，贝０　０断６≤Ｉｃｕｒ．＿ｒｏｕｔｅｒ　一Ｄ。Ｉ≤７，贝０　０断　

ｃｕｒ

＿＿

ｒｏｕｔｅｒ　—Ｄ。＞０７，若是则（ｃｕｒ－ｒｏｕｔｅｒｎ。　

ｃｕｒ　ｒｏｕｔｅｒｏ）：（ｃｕｒ．ｒｏｕｔｅｒｎ，（ｃｕｒ

＿

ｒｏｕｔｅｒ　＋１）ｍｏｄ８），　

ｒｏｕｔｐａｔｈ＝［ｒｏｕｔｐａｔｈ，ｃｕｒ　ｒｏｕｔｅｒ］返回步骤ｓｔｅｐ４；否则　

（ｃｕｒ＿ｒｏｕｔｅｒｎ，　ｃｕｒ

＿

ｒｏｕｔｅｒ　）　＝（ｃｕｒ

＿

ｒｏｕｔｅｒｎ．　

ｈｔｔｐ：Ｉ／ｗｗｗ．ｃｉｃｍａＱ．ｃｏｍ　

ｍｕ　ａ　＝［ｆｏｕ　ａ　，ｃｕｒ　ｒｏｕｔｅｒ］返回步骤ｓｔｅｐ４；　

４仿真分析　

ＮｏＣ拓扑结构设计的两个重要的性能参数是平　

均通讯延迟和平均吞吐量。为了进一步研究３Ｄ　

Ｏｃｔａｇｏｎ双环互连网络的性能，模拟和分析了３Ｄ　

Ｏｃｔａｇｏｎ双环，３Ｄ　Ｍｅｓｈ和３Ｄ　Ｔｏｍｓ结构，３Ｄ　Ｏｃｔａｇ０ｎ　

双环结构采用基于最短路径的路由算法，３Ｄ　Ｍ　ｈ　

和３Ｄ　Ｔｏｍｓ结构采用ＸＹＺ路由机制。采用一条虚信　

道，虫孔交换机制，链路速率为１０ｋｂｐｓ，仿真时，３Ｄ　

Ｍｅｓｈ和３Ｄ　Ｔｏｍｓ结构规模为４　ｘ４×４，３Ｄ　０ｃｔａｇｏｎ　

双环结构采用４层规模，这样保证了三种结构在对　

比中的节点数均为６４个　。　

罢　

寺　

吾　

蠹　

吕　

器　

Ｅ　

墨　

主　

ｎｊｅｃｔｉｏｎ　Ｒａ￣ｅ（ｆｌｉｔ／ｃｙｃｌｄｎｏｄｅ　

图４（ａ）均衡负载模式　

Ｉｎｊｅｃｔｉｏｎ　Ｒａｔｅ（ｌｆｉｔ／ｃｙｃｌｅ／ｎｏｄｅ　

图４（ｂ）随机对称负载模式　

　１Ｌ设计　，几．。　巾国集成电路ｌ…Ｈ　

１１　ｆｌｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ。　

ｃ宕Ｄｕ［　ｌ。　詈ｎａ　弓Ｊｕ』－　

４　２　０　

ＩｎｊｅｃＵｏｎ　Ｒａｔｅ（ｌｆｉＵｃｙｃｌｅｆｎｏｄｅ）　

图５（ａ）均衡负载模式　

０　０ｏ　０　０２　０　０４　ｎ∞０　０８　０１０　０１２　０１４　０１Ｇ　０１８　０　２０　０　２２　

Ｉｎｊｅｃｔｉｏｎ　Ｒａｔｅ（ｔｌｉｆｃｙｄｄｎｏｄｅ）　

图５（ｂ）随机对称负载模式　

图４（ａ）为均衡负载模式下的延迟，从图中可　

看　，当注入率在０到０．１２ｆｌｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ时，　

三种结构的延迟均很低，其中，３Ｄ　Ｔｏｍｓ的延迟为１２　

ｃｙｃｌｅ，３Ｄ　Ｍｅｓｈ为ｌ５　ｃｙｃｌｅ。当注入率大于０．１２　ｌｆｉｔｓ／　

ｎｏｄｅ／ｃｙｃｌｅ时，当注入率在０．１６　ｌｆｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ　

时，３Ｄ　Ｏｃｔａｇｏｎ双环结构的网络延迟开始增长，但增　

长速度小于３Ｄ　Ｍｅｓｈ和３Ｄ　Ｔｏｒｕｓ结构。　

图４（ｂ）为随机对称负载模式下的延迟，从图　

中可看出，当注入率小于０．０４７６　ｌｆｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ　

时，　种结构的延迟均很低，当注入率大于０．６２５　

ｌｆｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ时，３Ｄ　Ｔｏｍｓ的延迟开始增大，此　

后，在相同注人率下，３Ｄ　Ｏｃｔａｇｏｎ双环结构的延迟一　

直低于另外两结构。　

图５（ａ）为均衡负载模式下的吞吐，当注入率　

小于０．１５　ｌｆｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ时，网络未发生拥塞，三　

种结构在单位时间收到的数据包相同，当注入率大　

于０．２５　ｎｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ时，网络的饱和吞吐量为　

图５（ｂ）为随机负载模式下的吞吐，当注入率　

大于０．０５９　ｆｌｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ时，３Ｄ　Ｍｅｓｈ吞吐量逐　

渐趋于饱和，而３Ｄ　Ｏｃｔａｇｏｎ双环结构在注入率大于　

Ｏ．１５　ｌｆｉｔｓ／ｎｏｄｅ／ｃｙｃｌｅ时，才逐渐趋于饱和值，且吞　

吐量均高于另两者。　

５结论　

本文提出了３Ｄ　Ｏｃｔａｇｏｎ双环拓扑结构，在同等　

网络规模及相关条件下将该结构与３Ｄ　Ｍｅｓｈ和３Ｄ　

Ｔｏｍｓ结构进行了对比分析，主要从网络延迟和吞吐　

率两个方面对该结构进行了性能评估，仿真结果表　

明，３Ｄ　Ｏｃｔａｇｏｎ双环拓扑结构具有较低的通信延迟　

和较高的网络吞吐，是一种高效可行的３Ｄ拓扑结　

构。四　

参考文献　

『１］Ａ．Ｊａｎｔｓｃｈ，ｅｔ—ａ１．Ｎｅｔｗｏｒｋｓ　ｏｎ　Ｃｈｉｐ．Ｈａｇｕｅ：Ｋｌｕｗｅｒ　

Ａｃａｄｅｍｉｃ　Ｐｕｂｌｉｓｈｅｒｓ．２００３．　

【２］Ｐａｖｌｉｄｉｓ　Ｖ　Ｆ，Ｆｒｉｅｄｍａｎ　Ｅ　Ｇ．３－Ｄ　Ｔｏｐｏｌｏｇｉｅｓ　ｆｏｒ　

Ｎｅｔｗ０ｒｋｓ一０ｎ—Ｃｈｉｐ［ｅ１．ＩＥＥＥ　Ｔｒａｎｓ．Ｖｅｒｙ　ｌａｒｇｅ　ｓｃａｌｅ　

ｉｎｔｅｇｒａｔｉｏｎ（ＶＬＳ１　０７），Ｏｃｔ．２００７：１０８１—１０９０．　

［３】　Ｓｒｉｎｉｖａｍｎ　Ｍｕｒａｌｉｅｔａ１．Ｓｙｎｔｈｅｓｉｓ　ｏｆ　ｎｅｔｗｏｒｋｓ　ｏｎ　

ｃｈｉｐｓ　ｏｆｒ　３Ｄ　ｓｙｓ－ｔｅｍｓ　ｏｉ”Ｉｃｈｉｐｓ［ｃ】．Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　

２００９　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ａｓｉａ　ａｎｄ　Ｓｏｕｔｈ　Ｐａｃｉｆｉｃ　Ｄｅｓｉｇｎ　

Ａｕｔｏｍａｔｉｏｎ　２４２—２４７．　

［４］Ｍａｔｓｕｔａｎｉ，Ｈｉｒｏｋｉ　Ｋｏｉｂｕｃｈｉ，　Ｍｉｃｈｉｈｉｒｏ　Ａｍａｎｏ，　

Ｈｉｄｅｈａｒｕ　Ｔｉｇｈｔｌｙ—Ｃｏｕｐｌｅｄ　Ｍｕｌｔｉ－Ｌａｙｅｒ　Ｔｏｐｏｌｏｇｉｅｓ　ｆｏｒ　

３一Ｄ　ＮｏＣｓ．Ｐａｒａｌｌｅｌ　Ｐｒｏｃｅｓｓｉｎｇ．２００７．ＩＣＰＰ　２００７．　

Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ，ＰＰ．７５—７６，Ｓｅｐｔ．２００７　

ｆ５１　Ｓａｌｍｉｎｅｎ　Ｅ，Ｋｕｌｍａｌａ　Ａ，Ｈａｍａｌａｉｎｅｎ　Ｔ　Ｄ．Ｏｎ　

Ｎｅｔｗｏｒｋ－ｏｎ－ｃｈｉｐ　Ｃｏｍｐａｒｉｓｏｎ　【ＣＪ／／１　０ｔｈ　Ｅｕｒｏｍｉｃｒｏ　

Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｄｉｇｉｔａｌ　Ｓｙｓｔｅｍ　Ｄｅｓｉｇｎ　Ａｒｃｈｉｔｅｃｔｕｒｅｓ，　

Ｍｅｔｈｏｄｓ　ａｎｄ　Ｔｏｏｌｓ．Ｌｕｂｅｃｋ：ＩＥＥＥ，２００７：５０３—５　１０．　

［６］Ｎ．Ｅｉｓｌｅｙ，Ｌ－Ｓ　Ｐｅｈ．Ｈｉｇｈ－ｌｅｖｅｌ　ｐｏｗｅｒ　ａｎａｌｙｓｉｓ　ｏｆｒ　

（下转第６５页）　

ｈ什ｎ．，＾＾＾＾＾＾，ｒ、ｉｒ、ｍ盘ｎ　ｎｍ