2024年4月14日发(作者：)
秒表的实验报告
一、试验要求：
设计一个秒表，计时范围为059分59秒，精度为百分之一秒；能同时显示分秒信
息（LED数码管）。秒表的逻辑结构主要由、显示译码器、分频器、十进制计数器和六进制
计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，除此之外，整
个秒表还需要一个启动信号和一个归零信号，以便能够随时启动及停止。秒表有六个输出
显示，分别为百分之一秒，十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之
对应，6个个计数器全为BCD码输出，这样便于同时显示译码器的连接。
二、实验目的：
1、四个十进制计数器：用来分别对百分之一秒、十分之秒、秒和分进行计数；
2、两个6进制计数器：用来分别对十秒何时分进行计数；
3、分频率器：用来产生100Hz的计数脉冲；
4、显示译码器：完成对显示译码的控制。
三、硬件要求：
1、主芯片EP2C8Q208;
2、6位八段扫描共阳极数码显示管；
3、二个按键开关（归零，启动）。
四、实验内容及步骤：
1、根据电路特点，将此设计电路分成若干模块，规定每个模块的功能和各个模块之间
的接口，然后再将各个模块和起来联试。
2、了解软件各元件管理层次含义，以及模块元件之间的连接概念，对不同目录下的统
一设计如何融合。
3、适配划分前后的仿真内容有何不同概念，仿真信号对象有何不同。
4、安适配划分的管脚定位，同相关功能块元件之间的连接概念。
5、所有模块用VHDL语言描述。
五、实验源代码如下：
1.分频器代码：
将50MHz脉冲变成100Hzlibrary ieee;
use _logic_;
entity div is
2
发布者：admin，转转请注明出处：http://www.yc00.com/news/1713075393a2177972.html
评论列表（0条）