2024年3月7日发(作者：)
数据选择器的应用
一、实验目的
了解74LS00，74LS86,74LS153芯片的内部结构和功能；
了解数据选择器的结构和功能；
了解全加器和全减器的结构和功能；
学习使用数据选择器（74LS153）设计全加器和全减器；
进一步熟悉逻辑电路的设计和建立过程。
二、实验原理
1.四选一数据选择器 74LS153
所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图3－3，功能如表3－2。
输 入 输
出
AAQ
S
1 0
1 × × 0
0 0 0 D0
0 0 1 D1
0 1 0 D2
0 1 1 D3
图3－3 74LS153引脚功能 表3－2
1S、2S为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。
1）当使能端1S（2S）＝1时，多路开关被禁止，无输出，Q＝0。
2）当使能端1S（2S）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。
如：A1A0＝00 则选择DO数据到输出端，即Q＝D0。
A1A0＝01 则选择D1数据到输出端，即Q＝D1，其余类推。
数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。
2.实现全加器：
列出全加器的真值表：
A B
Ci
S
Co
S真值表：
得到
Co真值表：
0
0
1 1 1
0 1 0
0
1
1
0
0
1
1
0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
Ci（D0）
Ci（D2）
Ci（D1）
Ci（D3）
对S的真值表进行降维，得到：
对Co的真值表进行降维，得到：
0（D0）
使用数据选择器实现时，D0，D1，D2，D3分别代表四选一数据选择器的四个输入端，并用A,B作控制端，电路图如下图：
Ci（D1）
Ci（D2）
1（D3）
图一
一．实验内容
1． 按图一搭建逻辑电路，测试实验结果，与真值表进行对照。
*该过程中应注意：实验室所提供的器件与非门并不够用，需要用一个异或门改装成非门，如下图：
FA1A
四．实验收获
1． 学会了全加器全减器的设计过程，为以后更好的应用打好了基础；
2． 更加了解了逻辑电路的设计流程；
3． 搭建逻辑电路的过程中，一定要小心翼翼操作，防止任何错误。
发布者：admin，转转请注明出处：http://www.yc00.com/news/1709808438a1660939.html
评论列表（0条）